JPS6393070A - ベクトルデ−タ処理装置 - Google Patents
ベクトルデ−タ処理装置Info
- Publication number
- JPS6393070A JPS6393070A JP61237851A JP23785186A JPS6393070A JP S6393070 A JPS6393070 A JP S6393070A JP 61237851 A JP61237851 A JP 61237851A JP 23785186 A JP23785186 A JP 23785186A JP S6393070 A JPS6393070 A JP S6393070A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- data
- vector register
- register
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 210000000988 bone and bone Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
- G06F15/8092—Array of vector units
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はベクトルデータ処理装置に関するものである。
従来のベクトルデータ処理装置では、データ処理速度を
上げるために、単位ベクトル当りの保持できるベクトル
データの数ｆｎとして、ｎ個（？Ｚ＞１）のベクトルデ
ータを保持するベクトルレジスタを複数個備え、該ベク
トルレジスタから送り出さｎるベクトルデータを受けて
演算処理を行なう複数の演算器を有する処理装置を複数
個（ｍ個）設け、こ扛らの処理装置は１つのベクトル命
令を一つつ分担して処理するよう構成さｎている。
上げるために、単位ベクトル当りの保持できるベクトル
データの数ｆｎとして、ｎ個（？Ｚ＞１）のベクトルデ
ータを保持するベクトルレジスタを複数個備え、該ベク
トルレジスタから送り出さｎるベクトルデータを受けて
演算処理を行なう複数の演算器を有する処理装置を複数
個（ｍ個）設け、こ扛らの処理装置は１つのベクトル命
令を一つつ分担して処理するよう構成さｎている。
第２図は従来のベクトルデータ処理装着を示すブロック
図で、説明の＃ｇ略のため演算器及びｆｌｉ’ｌ ８部
は図示していない。ベクトルレジスタ１０−１とベクト
ルレジスタ２Ｏ−ＩＵ同一のベクトルレジスタ奇骨をも
つベクトルレジスタであリ、ベクトルレジスタ１０−１
は、ベクトル要素番号０．２．４・・・・・・２ｎ−２
のｎ個のベクトルデータを保持し、ベクトルレジスタ２
０−１はベクトル要素番号１，３．５・・・・・・２ｎ
−１のｎ個のベクトルデータを保持するもので、計２ｎ
要素のベクトルデータを保持することができる。同様に
ベクトルレジスタ１０−２とベクトルレジスタ２０−２
． ベクトルレジスタ１０−３．！：ベクトルレジスタ
２０−３及びベクトルレジスタ１ｏ−４とベクトルレジ
スタ２Ｏ−４Ｕそｎぞｎ同一のベクトルレジスタ番号を
持ち＋２ｎ要素のベクトルデータを保持することができ
る。
図で、説明の＃ｇ略のため演算器及びｆｌｉ’ｌ ８部
は図示していない。ベクトルレジスタ１０−１とベクト
ルレジスタ２Ｏ−ＩＵ同一のベクトルレジスタ奇骨をも
つベクトルレジスタであリ、ベクトルレジスタ１０−１
は、ベクトル要素番号０．２．４・・・・・・２ｎ−２
のｎ個のベクトルデータを保持し、ベクトルレジスタ２
０−１はベクトル要素番号１，３．５・・・・・・２ｎ
−１のｎ個のベクトルデータを保持するもので、計２ｎ
要素のベクトルデータを保持することができる。同様に
ベクトルレジスタ１０−２とベクトルレジスタ２０−２
． ベクトルレジスタ１０−３．！：ベクトルレジスタ
２０−３及びベクトルレジスタ１ｏ−４とベクトルレジ
スタ２Ｏ−４Ｕそｎぞｎ同一のベクトルレジスタ番号を
持ち＋２ｎ要素のベクトルデータを保持することができ
る。
ベクトルレジスタ１０−１とベクトルレジスタ２０−１
をベクトルレジスタ番号１．ベクトルレジスタ１０−２
とベクトルレジスタ２０−２をベクトルレジスタ番号２
．ベクトルレジスタ１０−５とベクトルレジスタ２０−
３をベクトルレジスタ番号３．ベクトルレジスタ１０−
４とベクトルレジスタ２０−４をベクトルレジスタ番号
４として。
をベクトルレジスタ番号１．ベクトルレジスタ１０−２
とベクトルレジスタ２０−２をベクトルレジスタ番号２
．ベクトルレジスタ１０−５とベクトルレジスタ２０−
３をベクトルレジスタ番号３．ベクトルレジスタ１０−
４とベクトルレジスタ２０−４をベクトルレジスタ番号
４として。
ベクトルレジスタ間のベクトルデータ移送を行なう場合
、第６図に示すような命令にて１例えばＲ１部で移送先
ベクトルレジスタ番号１を。
、第６図に示すような命令にて１例えばＲ１部で移送先
ベクトルレジスタ番号１を。
Ｒ６で移送元ベクトルレジスタ番号２を、ｃ部で移送元
ベクトルレジスタ番号２のデータ移送開始要素番号０を
そｎぞ扛指定する。命令によって指定さ扛たベクトルレ
ジスタ番号２に対応する処理装置１内のベクトルレジス
タ１０−２と処理装置２内のベクトルレジスタ２０−２
は同時にベクトルデータの読出しを開始し、ベクトルレ
ジスタ１０−２から要素番号０のベクトルデータを、ま
たベクトルレジスタ２０−２から要素番号１のベクトル
データを読出して、そｎぞｎ選択回路１１及び選択回路
２１へ入力し１選択回路１１及び選択回路２１を介して
分配回路３へ移送する。分配回路６は入力さｎたベクト
ルデータを処理装置に分配する機能を持ち２選択回路１
１の出力を分配回路１２へ、また選択回路２１の出力を
分配回路２２へ分配する。分配回路１２及び分配回路２
２は命令によって従定さｎた移送先ベクトルレジスタ番
号１のベクトルレジスタにベクトルデータをそｎぞｎ分
配する。
ベクトルレジスタ番号２のデータ移送開始要素番号０を
そｎぞ扛指定する。命令によって指定さ扛たベクトルレ
ジスタ番号２に対応する処理装置１内のベクトルレジス
タ１０−２と処理装置２内のベクトルレジスタ２０−２
は同時にベクトルデータの読出しを開始し、ベクトルレ
ジスタ１０−２から要素番号０のベクトルデータを、ま
たベクトルレジスタ２０−２から要素番号１のベクトル
データを読出して、そｎぞｎ選択回路１１及び選択回路
２１へ入力し１選択回路１１及び選択回路２１を介して
分配回路３へ移送する。分配回路６は入力さｎたベクト
ルデータを処理装置に分配する機能を持ち２選択回路１
１の出力を分配回路１２へ、また選択回路２１の出力を
分配回路２２へ分配する。分配回路１２及び分配回路２
２は命令によって従定さｎた移送先ベクトルレジスタ番
号１のベクトルレジスタにベクトルデータをそｎぞｎ分
配する。
こｎらの処理は他のベクトル命令で既に指定されている
要素数分だけ順次行なわｎる。データ移送開始要素番号
が処理装置１以外のベクトルレジスタに割振ら扛ている
もの２例えば１，３゜５・・・・・・２ｎ−１であｎば
１分配回路３は選択回路２１の出力を分配回路１２へ、
また選択回路１１の出力を分配回路２２へ分配するよう
制御さｎる。
要素数分だけ順次行なわｎる。データ移送開始要素番号
が処理装置１以外のベクトルレジスタに割振ら扛ている
もの２例えば１，３゜５・・・・・・２ｎ−１であｎば
１分配回路３は選択回路２１の出力を分配回路１２へ、
また選択回路１１の出力を分配回路２２へ分配するよう
制御さｎる。
すなわち、１つのデータ移送命令によって分配回路３は
独占使用さｎることになる。
独占使用さｎることになる。
従って、上述した従来のベクトルデータ処理装置に１つ
のデータ移送命令の処理が終了するまで他のデータ移送
命令を実行することができず、処理の高速化が期待でき
ない欠点があった。
のデータ移送命令の処理が終了するまで他のデータ移送
命令を実行することができず、処理の高速化が期待でき
ない欠点があった。
本発明は従来のベクトルデータ処理装置のこのような欠
点を除去し、命令による処理装置間のベクトルデータの
移送と並行して処理装置内のベクトルデータ移送を行な
えるようにしたものである。
点を除去し、命令による処理装置間のベクトルデータの
移送と並行して処理装置内のベクトルデータ移送を行な
えるようにしたものである。
本発明によｎば、複数のベクトルデータを保持するベク
トルレジスタを複数個備えた処理装置をｍ個有し、こｎ
ら処理装置は１つのベクトル命令によってベクトル要素
を１／ｍずつ分担して処理するベクトルデータ処理装置
において、前記ベクトルレジスタの読出しデータを選択
する選択回路及びこの選択回路の出力を移送先のベクト
ルレジスタへ分配する分配回路を、処理装置内のデータ
移送に使用するものと処理装置間のデータ移送に使用す
るものとに区分して設け。
トルレジスタを複数個備えた処理装置をｍ個有し、こｎ
ら処理装置は１つのベクトル命令によってベクトル要素
を１／ｍずつ分担して処理するベクトルデータ処理装置
において、前記ベクトルレジスタの読出しデータを選択
する選択回路及びこの選択回路の出力を移送先のベクト
ルレジスタへ分配する分配回路を、処理装置内のデータ
移送に使用するものと処理装置間のデータ移送に使用す
るものとに区分して設け。
且つ処理装置内のデータ移送のためのパスを設けること
を特徴とするベクトルデータ処理装置が得らｎる。
を特徴とするベクトルデータ処理装置が得らｎる。
次に１本発明について図面を参照して説明する。第１図
は本発明の一実施例を示すブロック図であシ、処理装置
１は４個のベクトルレジスタ１０−１〜１０−４．各ベ
クトルレジスタの出力トルデータを出力する２個の選択
回路１１及び選択回路１６０選択回路１３で選択さｎた
ペクｎたベクトルデータをベクトルレジスタ１０−１〜
１０−４に分配する分配回路１２で構成さｎる。
は本発明の一実施例を示すブロック図であシ、処理装置
１は４個のベクトルレジスタ１０−１〜１０−４．各ベ
クトルレジスタの出力トルデータを出力する２個の選択
回路１１及び選択回路１６０選択回路１３で選択さｎた
ペクｎたベクトルデータをベクトルレジスタ１０−１〜
１０−４に分配する分配回路１２で構成さｎる。
同様に処理装置２も４個のベクトルレジスタルデータを
出力する２個の選択回路２１及び選択回路２６１選択回
路２３で選択さｎたペクトたベクトルデータをベクトル
レジスタ２０−１〜２０−４に分配する分配回路２２で
構成さｎる。
出力する２個の選択回路２１及び選択回路２６１選択回
路２３で選択さｎたペクトたベクトルデータをベクトル
レジスタ２０−１〜２０−４に分配する分配回路２２で
構成さｎる。
分配回路３は処理装置１及び処理装置２から出力さｎる
ベクトルデータを受けてアライン処理し、再び処理装置
１及び処理装置２に出力する回路である。尚、処理装置
１及び処理装置２にはそｎぞｎ複数個の演算器を含むが
２本発明とは直接関係しないので省略している。
ベクトルデータを受けてアライン処理し、再び処理装置
１及び処理装置２に出力する回路である。尚、処理装置
１及び処理装置２にはそｎぞｎ複数個の演算器を含むが
２本発明とは直接関係しないので省略している。
ベクトルレジスタ１０−１〜１Ｏ−４ｔＣはそ扛ぞ扛異
なるベクトルレジスタ番号を付与していて。
なるベクトルレジスタ番号を付与していて。
例えばベクトルレジスタ１０−１にはベクトルレジスタ
番号１．ベクトルレジスタ１０−２にはベクトルレジス
タ番号２．ベクトルレジスタ１０−３にはベクトルレジ
スタ番号６．ベクトルレジスタ１０−４にはベクトルレ
ジスタ番号４を付与する。ベクトルレジスタ２０−１〜
２０−４も同様にそｎぞ扛異なるベクトルレジスタ番号
を付与しているが、ベクトルレジスタ２０−１にはベク
トルレジスタ１０−１と同一のベクトルレジスタ番号を
付与し、ベクトルレジスタ２０−２にはベクトルレジス
タ１０−２．ベクトルレジスタ２〇−３にはベクトルレ
ジスタ１０１．ベクトルレジスタ２０−４にはベクトル
レジスタ１０−４とそｎぞｎ同一のベクトルレジスタ番
号を付与している。同一のベクトルレジスタ番号を持つ
ベクトルレジスタは必ず対でベクトルデータ企保持し。
番号１．ベクトルレジスタ１０−２にはベクトルレジス
タ番号２．ベクトルレジスタ１０−３にはベクトルレジ
スタ番号６．ベクトルレジスタ１０−４にはベクトルレ
ジスタ番号４を付与する。ベクトルレジスタ２０−１〜
２０−４も同様にそｎぞ扛異なるベクトルレジスタ番号
を付与しているが、ベクトルレジスタ２０−１にはベク
トルレジスタ１０−１と同一のベクトルレジスタ番号を
付与し、ベクトルレジスタ２０−２にはベクトルレジス
タ１０−２．ベクトルレジスタ２〇−３にはベクトルレ
ジスタ１０１．ベクトルレジスタ２０−４にはベクトル
レジスタ１０−４とそｎぞｎ同一のベクトルレジスタ番
号を付与している。同一のベクトルレジスタ番号を持つ
ベクトルレジスタは必ず対でベクトルデータ企保持し。
例えばベクトルレジスタ１０−１は要素番号０゜２．４
．６・・・・・・２ｎ−２を、ベクトルレジスタ２０−
１は要素番号１．３．５．７・・・・・・２ｎ−１を保
持する。
．６・・・・・・２ｎ−２を、ベクトルレジスタ２０−
１は要素番号１．３．５．７・・・・・・２ｎ−１を保
持する。
ベクトルレジスタ間のデータ移送は第３図に示す命令に
より処理さｎる。０２部はデータ移送命令のコードを示
し、Ｒ１部は移送先ベクトルレジスタ番号を、Ｒ３部は
移送元ベクトルレジスタ番号を、０部は移送元ベクトル
レジスタのデータ移送開始要素番号をそ扛ぞ扛指定する
。
より処理さｎる。０２部はデータ移送命令のコードを示
し、Ｒ１部は移送先ベクトルレジスタ番号を、Ｒ３部は
移送元ベクトルレジスタ番号を、０部は移送元ベクトル
レジスタのデータ移送開始要素番号をそ扛ぞ扛指定する
。
ベクトルレジスタ間のデータ移送において。
第４図に示すように、命令で指定さｎたデータ移送開始
要素番号が０である場合には、データ移送元レジスタと
データ移送先レジスタは同一の処理装置に存在する。す
なわち、処理装置内でデータ移送を処理することができ
ることを示している。第４図ではデータ移送開始要素番
号を０としたが、２．４・・・・・・２ｎ−２でも同様
に処理装置内でデータ移送を処理することができる。
要素番号が０である場合には、データ移送元レジスタと
データ移送先レジスタは同一の処理装置に存在する。す
なわち、処理装置内でデータ移送を処理することができ
ることを示している。第４図ではデータ移送開始要素番
号を０としたが、２．４・・・・・・２ｎ−２でも同様
に処理装置内でデータ移送を処理することができる。
Ｒ１部でベクトルレジスタ番号１を、Ｒ３部でベクトル
レジスタ番号２を、０部でデータ移送開始要素番号Ｏｔ
指定したデータ移送命令の処理を詳細に説明する。命令
によって指定さｎた移送元ベクトルレジスタ番号２に対
応する処理装置１内のベクトルレジスタ１０−２と、処
理装置２内のベクトルレジスタ２０−２は同時にベクト
ルデータの読出し？開始し、ベクトルレジスタ１０−２
から要素番号０のベクトルデータを。
レジスタ番号２を、０部でデータ移送開始要素番号Ｏｔ
指定したデータ移送命令の処理を詳細に説明する。命令
によって指定さｎた移送元ベクトルレジスタ番号２に対
応する処理装置１内のベクトルレジスタ１０−２と、処
理装置２内のベクトルレジスタ２０−２は同時にベクト
ルデータの読出し？開始し、ベクトルレジスタ１０−２
から要素番号０のベクトルデータを。
またベクトルレジスタ２０−２から要素番号１のベクト
ルデータを読出して、そｎぞ牡選択回路１３及び選択回
路２３へ入力する。選択回路１３及び選択回路２３で選
択さｎたベクトルデータはパス１５．２５を経て分配回
路１４及び分配回路２４へ出力さ扛９分配回路１４及び
分配回路２４で命令によって指定さｎた移送先ベクトル
レジスタ番号１．すなわち、ベクトルレジスタ１０−１
及びベクトルレジスタ２０−１へ分配さｎる。ベクトル
レジスタ１Ｏ−ＩＨ分配回路１４から出力さｎたベクト
ルデー！Ｘｋ要素奇骨０のエリアに格納し、ベクトルレ
ジスタ２０−１は分配回路２４から出力さｎたベクトル
データを要素番号１のエリアに格納する、これらの処理
は他のベクトル命令で既に指定さｎている要素数分だけ
順次行なわｎる。
ルデータを読出して、そｎぞ牡選択回路１３及び選択回
路２３へ入力する。選択回路１３及び選択回路２３で選
択さｎたベクトルデータはパス１５．２５を経て分配回
路１４及び分配回路２４へ出力さ扛９分配回路１４及び
分配回路２４で命令によって指定さｎた移送先ベクトル
レジスタ番号１．すなわち、ベクトルレジスタ１０−１
及びベクトルレジスタ２０−１へ分配さｎる。ベクトル
レジスタ１Ｏ−ＩＨ分配回路１４から出力さｎたベクト
ルデー！Ｘｋ要素奇骨０のエリアに格納し、ベクトルレ
ジスタ２０−１は分配回路２４から出力さｎたベクトル
データを要素番号１のエリアに格納する、これらの処理
は他のベクトル命令で既に指定さｎている要素数分だけ
順次行なわｎる。
一方、第５図を参照するに、命令で指定さｎたデータ移
送開始要素番号が１である場合には。
送開始要素番号が１である場合には。
データ移送元レジスタとデータ移送先レジスタは互い（
（異なる処理装置内に存在し、処理装置間のデータ移送
が必要であることを示している。
（異なる処理装置内に存在し、処理装置間のデータ移送
が必要であることを示している。
第５図ではデータ移送開始要素番号を１としているが、
５．５．７・・・・・・２ｎ−１でも同様に処理装置
間のデータ移送が必要である。
５．５．７・・・・・・２ｎ−１でも同様に処理装置
間のデータ移送が必要である。
Ｒ１部でベクトルレジスタ番号６を、Ｒ３部でベクトル
レジスタ番号４を、０部でデータ移送開始要素番号１を
指定したデータ移送命令の処理を詳細に説明する。命令
によって指定さ扛た移送元ベクトルレジスタ番号４に対
応する処理装置１内のベクトルレジスタ１０−４と、処
理装置２内のベクトルレジスタ２０−４は同時にベクト
ルデータの読出しを開始し、ベクトルレジスタ１０−４
から要素番号２のベクトルデータｔ。
レジスタ番号４を、０部でデータ移送開始要素番号１を
指定したデータ移送命令の処理を詳細に説明する。命令
によって指定さ扛た移送元ベクトルレジスタ番号４に対
応する処理装置１内のベクトルレジスタ１０−４と、処
理装置２内のベクトルレジスタ２０−４は同時にベクト
ルデータの読出しを開始し、ベクトルレジスタ１０−４
から要素番号２のベクトルデータｔ。
またベクトルレジスタ２０−４から要素番号１のベクト
ルデータを読出して、そｎぞｎ選択回路１１及び選択回
路２１へ入力する。選択回路１１及び選択回路２１で選
択さｎたベクトルデータはともに分配回路３へ出力さｎ
９分配回路６で選択回路１１の出力を処理装置２内の分
配回路２２へ、また選択回路２１の出力を処理装置１内
の分配回路１２へ出力するよう分配さｎる。
ルデータを読出して、そｎぞｎ選択回路１１及び選択回
路２１へ入力する。選択回路１１及び選択回路２１で選
択さｎたベクトルデータはともに分配回路３へ出力さｎ
９分配回路６で選択回路１１の出力を処理装置２内の分
配回路２２へ、また選択回路２１の出力を処理装置１内
の分配回路１２へ出力するよう分配さｎる。
分配回路１２及び分配回路２２では２分配回路６から出
力さｎたベクトルデータを、命令によって指定さｎた移
送先ベクトルレジスタ番号３すなわちベクトルレジスタ
１０−６及びベクトルレジスタ２０−３へ分配する。ベ
クトルレジスタ１Ｏ−ｎｅｔ分配回路１２から出力さ扛
たベクトルデータを要素番号０のエリアに格納し、ベク
トルレジスタ２０−６は分配回路２２から出力さｎたベ
クトルデータを要素番号１のエリアに格納する、これら
の処理は他のベクトル命令で既に指定さｎている要素数
分だけ順次行なわｎる。
力さｎたベクトルデータを、命令によって指定さｎた移
送先ベクトルレジスタ番号３すなわちベクトルレジスタ
１０−６及びベクトルレジスタ２０−３へ分配する。ベ
クトルレジスタ１Ｏ−ｎｅｔ分配回路１２から出力さ扛
たベクトルデータを要素番号０のエリアに格納し、ベク
トルレジスタ２０−６は分配回路２２から出力さｎたベ
クトルデータを要素番号１のエリアに格納する、これら
の処理は他のベクトル命令で既に指定さｎている要素数
分だけ順次行なわｎる。
従って、処理装置内のデータ移送で使用する選択回路及
び分配回路と、処理装置間のデータ移送で使用する選択
回路及び分配回路を分離し。
び分配回路と、処理装置間のデータ移送で使用する選択
回路及び分配回路を分離し。
処理装置内のデータ移送パスを設けることによって、処
理装置内で処理できるデータ移送命令と、処理装置間の
データ移送命令を同時に実行することができる。
理装置内で処理できるデータ移送命令と、処理装置間の
データ移送命令を同時に実行することができる。
尚９本実施例では処理装置を２台としたがこｎに限定さ
ｎるものではなく、また処理装置内のベクトルレジスタ
をそｎぞ′ｔ″Ｌ４個としたがこ几も４個に限定さｎる
ものではない。
ｎるものではなく、また処理装置内のベクトルレジスタ
をそｎぞ′ｔ″Ｌ４個としたがこ几も４個に限定さｎる
ものではない。
本発明に命令による処理装置間のベクトルデータ移送と
並行して処理装置内のベクトルデータ移送が行なえるた
め、データ移送処理の高速化が可能となる効果がある。
並行して処理装置内のベクトルデータ移送が行なえるた
め、データ移送処理の高速化が可能となる効果がある。
第１図は本発ツ］の一実施例のブロック図、第２囚は従
来の処理装置を示すブロック図、第６図はベクトルデー
タ移送命令の命令形式？示す図、第４図は処理装置内ベ
クトルデータ移送を説明する図、第５図は処理装置間ベ
クトルデータ移送を説明する図である。 記号の説明：１，２は処理装置、 ３．１２．１４゜２
２．２４は分配回路、１０−１．１０−２．１０−３゜
１０−４．２０−１．２０−２．２０−３．２０−４は
ベクトルレジスタ、１１．１３，２１．２３は選択回路
をそ扛ぞｎあられしている。 １（：二；：ユＺ二；：り；二ｌ゛＝）べ外ノしレジ′
スタや１図 ；α丁；：負号’、］ｌ、％二二ｊ食に−ｊヘクトルレ
ジスタ第２図
来の処理装置を示すブロック図、第６図はベクトルデー
タ移送命令の命令形式？示す図、第４図は処理装置内ベ
クトルデータ移送を説明する図、第５図は処理装置間ベ
クトルデータ移送を説明する図である。 記号の説明：１，２は処理装置、 ３．１２．１４゜２
２．２４は分配回路、１０−１．１０−２．１０−３゜
１０−４．２０−１．２０−２．２０−３．２０−４は
ベクトルレジスタ、１１．１３，２１．２３は選択回路
をそ扛ぞｎあられしている。 １（：二；：ユＺ二；：り；二ｌ゛＝）べ外ノしレジ′
スタや１図 ；α丁；：負号’、］ｌ、％二二ｊ食に−ｊヘクトルレ
ジスタ第２図
Claims (1)
- １、複数のベクトルデータを保持するベクトルレジスタ
を複数個備えた処理装置をｍ個有し、これら処理装置は
１つのベクトル命令によってベクトル要素を１／ｍずつ
分担して処理するベクトルデータ処理装置において、前
記ベクトルレジスタの読出しデータを選択する選択回路
及びこの選択回路の出力を移送先のベクトルレジスタへ
分配する分配回路を、処理装置内のデータ移送に使用す
るものと処理装置間のデータ移送に使用するものとに区
分して設け、且つ処理装置内のデータ移送のためのパス
を設けることを特徴とするベクトルデータ処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61237851A JPH0648486B2 (ja) | 1986-10-08 | 1986-10-08 | ベクトルデ−タ処理装置 |
| US07/105,028 US4860245A (en) | 1986-10-08 | 1987-10-06 | Vector data processing system comprising an I/O control for each vector data processor and another I/O control for at least one other vector data processor |
| EP87114613A EP0263500B1 (en) | 1986-10-08 | 1987-10-07 | Vector data processing system comprising an I/O control for each vector data processor and another I/O control for at least one other vector data processor |
| DE87114613T DE3788617T2 (de) | 1986-10-08 | 1987-10-07 | Vektordatenverarbeitungssystem mit einer E/A-Steuerung für jeden Vektordatenprozessor und einer anderen E/A-Steuerung für mindestens einen anderen Vektordatenprozessor. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61237851A JPH0648486B2 (ja) | 1986-10-08 | 1986-10-08 | ベクトルデ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6393070A true JPS6393070A (ja) | 1988-04-23 |
| JPH0648486B2 JPH0648486B2 (ja) | 1994-06-22 |
Family
ID=17021351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61237851A Expired - Lifetime JPH0648486B2 (ja) | 1986-10-08 | 1986-10-08 | ベクトルデ−タ処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4860245A (ja) |
| EP (1) | EP0263500B1 (ja) |
| JP (1) | JPH0648486B2 (ja) |
| DE (1) | DE3788617T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3005626B2 (ja) * | 1988-09-21 | 2000-01-31 | 株式会社日立製作所 | データ処理システムおよびデータ転送方法 |
| US5274835A (en) * | 1988-12-20 | 1993-12-28 | Matsushita Electric Industrial Co., Ltd. | Merge device using FIFO buffers |
| US5377129A (en) * | 1990-07-12 | 1994-12-27 | Massachusetts Institute Of Technology | Particle interaction processing system |
| US5568642A (en) * | 1991-12-26 | 1996-10-22 | Institute Of Software Scientifical Constructions | Computer system with easy programming architecture and programming method therefor |
| US5424963A (en) * | 1992-11-25 | 1995-06-13 | Photon Research Associates, Inc. | Molecular dynamics simulation method and apparatus |
| DE69421103T2 (de) * | 1993-01-22 | 2000-06-08 | Matsushita Electric Ind Co Ltd | Programmgesteuertes Prozessor |
| US5848260A (en) * | 1993-12-10 | 1998-12-08 | Exa Corporation | Computer system for simulating physical processes |
| US5640335A (en) * | 1995-03-23 | 1997-06-17 | Exa Corporation | Collision operators in physical process simulation |
| US5727229A (en) * | 1996-02-05 | 1998-03-10 | Motorola, Inc. | Method and apparatus for moving data in a parallel processor |
| US5838984A (en) * | 1996-08-19 | 1998-11-17 | Samsung Electronics Co., Ltd. | Single-instruction-multiple-data processing using multiple banks of vector registers |
| JP5699554B2 (ja) * | 2010-11-11 | 2015-04-15 | 富士通株式会社 | ベクトル処理回路、命令発行制御方法、及びプロセッサシステム |
| US11461512B2 (en) | 2017-01-26 | 2022-10-04 | Dassault Systemes Simulia Corp. | Multi-phase flow visualizations based on fluid occupation time |
| US11714040B2 (en) | 2018-01-10 | 2023-08-01 | Dassault Systemes Simulia Corp. | Determining fluid flow characteristics of porous mediums |
| US11530598B2 (en) | 2018-08-21 | 2022-12-20 | Dassault Systemes Simulia Corp. | Determination of oil removed by gas via miscible displacement in reservoir rock |
| US11847391B2 (en) | 2020-06-29 | 2023-12-19 | Dassault Systemes Simulia Corp. | Computer system for simulating physical processes using surface algorithm |
| US11907625B2 (en) | 2020-12-29 | 2024-02-20 | Dassault Systemes Americas Corp. | Computer simulation of multi-phase and multi-component fluid flows including physics of under-resolved porous structures |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3560934A (en) * | 1969-06-10 | 1971-02-02 | Ibm | Arrangement for effecting vector mode operation in multiprocessing systems |
| US4128880A (en) * | 1976-06-30 | 1978-12-05 | Cray Research, Inc. | Computer vector register processing |
| JPS57105078A (en) * | 1980-12-23 | 1982-06-30 | Hitachi Ltd | Vector processor |
| JPS59160267A (ja) * | 1983-03-02 | 1984-09-10 | Hitachi Ltd | ベクトル処理装置 |
| JPS6027984A (ja) * | 1983-07-27 | 1985-02-13 | Hitachi Ltd | デ−タ処理装置 |
| JPS6069746A (ja) * | 1983-09-26 | 1985-04-20 | Fujitsu Ltd | ベクトル・デ−タ処理装置の制御方式 |
| JPS60144874A (ja) * | 1984-01-05 | 1985-07-31 | Nec Corp | ベクトルデ−タ処理装置 |
| JPS60146362A (ja) * | 1984-01-10 | 1985-08-02 | Fujitsu Ltd | ベクトルレジスタの構成方式 |
| EP0184791A1 (en) * | 1984-12-07 | 1986-06-18 | Nec Corporation | Information processing device capable of rapidly processing instructions of different groups |
-
1986
- 1986-10-08 JP JP61237851A patent/JPH0648486B2/ja not_active Expired - Lifetime
-
1987
- 1987-10-06 US US07/105,028 patent/US4860245A/en not_active Expired - Lifetime
- 1987-10-07 EP EP87114613A patent/EP0263500B1/en not_active Expired - Lifetime
- 1987-10-07 DE DE87114613T patent/DE3788617T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3788617D1 (de) | 1994-02-10 |
| EP0263500B1 (en) | 1993-12-29 |
| EP0263500A2 (en) | 1988-04-13 |
| DE3788617T2 (de) | 1994-04-28 |
| US4860245A (en) | 1989-08-22 |
| EP0263500A3 (en) | 1989-11-29 |
| JPH0648486B2 (ja) | 1994-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6393070A (ja) | ベクトルデ−タ処理装置 | |
| EP0726532B1 (en) | Array processor communication architecture with broadcast instructions | |
| US4901224A (en) | Parallel digital processor | |
| US4891751A (en) | Massively parallel vector processing computer | |
| US5081573A (en) | Parallel processing system | |
| US5226171A (en) | Parallel vector processing system for individual and broadcast distribution of operands and control information | |
| JP2501711B2 (ja) | ワンチップディジタル信号プロセッサ | |
| US5214769A (en) | Multiprocessor control system | |
| EP0601029A1 (en) | Input/output arrangement for massively parallel computer system | |
| JPS61160176A (ja) | ベクトル処理装置 | |
| US4755931A (en) | Vector processing unit capable of reading vector data from a vector register simultaneously to plural resources | |
| EP0239634A1 (en) | Multizone processor | |
| US5497344A (en) | Data flow type information processor | |
| JP2667806B2 (ja) | ベクトルプロセツサ | |
| EP1193607B1 (en) | Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller | |
| EP0323080B1 (en) | Multiprocessor memory access control system | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JP2717850B2 (ja) | 高速通信機構を持った並列計算機 | |
| JP2507473B2 (ja) | 処理装置 | |
| SU1103236A1 (ru) | Устройство дл загрузки данных | |
| JPH0298300A (ja) | マルチチャンネルコントローラ | |
| JPH06274526A (ja) | ベクトル処理装置 | |
| JPS622353B2 (ja) | ||
| JPS635455A (ja) | バス接続方式 | |
| JPS626373A (ja) | ベクトル制御方式 |