JPH06274526A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPH06274526A JPH06274526A JP5916993A JP5916993A JPH06274526A JP H06274526 A JPH06274526 A JP H06274526A JP 5916993 A JP5916993 A JP 5916993A JP 5916993 A JP5916993 A JP 5916993A JP H06274526 A JPH06274526 A JP H06274526A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- data buffer
- array
- data
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 ベクトルデータバッファを配列データの系統
数に分割し、使用することによって、データバッファの
物量の増加を防ぎ、利用効率の向上を図る。 【構成】 ベクトルデータバッファ部５は、入力ポイン
タ９，１０と、入力ポインタのインクリメンタ１１，１
２と、出力ポインタ１３，１４と、出力ポインタのイン
クリメンタ１５，１６と、ベクトルデータバッファ１７
と、データバッファ部１８，１９とからなり、命令レジ
スタ３に命令がセットされると命令制御部２にてこの内
容を解読し、配列データの系統数をレジスタ８に保持
し、この系統数によりベクトルデータバッファ１７を分
割し、さらに配列データを入力ポインタ９，１０に従い
順次データバッファ部１８，１９へ格納し、そして出力
ポインタ１３，１４に従い配列データを順次読み出し、
ベクトル演算器６に渡り、演算を行う。
数に分割し、使用することによって、データバッファの
物量の増加を防ぎ、利用効率の向上を図る。 【構成】 ベクトルデータバッファ部５は、入力ポイン
タ９，１０と、入力ポインタのインクリメンタ１１，１
２と、出力ポインタ１３，１４と、出力ポインタのイン
クリメンタ１５，１６と、ベクトルデータバッファ１７
と、データバッファ部１８，１９とからなり、命令レジ
スタ３に命令がセットされると命令制御部２にてこの内
容を解読し、配列データの系統数をレジスタ８に保持
し、この系統数によりベクトルデータバッファ１７を分
割し、さらに配列データを入力ポインタ９，１０に従い
順次データバッファ部１８，１９へ格納し、そして出力
ポインタ１３，１４に従い配列データを順次読み出し、
ベクトル演算器６に渡り、演算を行う。
Description
【０００１】
【産業上の利用分野】本発明は、ベクトル処理装置に関
し、特に、配列データの処理におけるベクトルデータバ
ッファの分割利用技術に適用して有効な技術に関する。
し、特に、配列データの処理におけるベクトルデータバ
ッファの分割利用技術に適用して有効な技術に関する。
【０００２】
【従来の技術】たとえば、記憶装置上にある配列データ
を処理するベクトル処理装置では、各々の配列データを
記憶装置から読み出し、各々のベクトルデータバッファ
に一時的に保持し、それをベクトル演算器に読み込み、
ベクトル演算を行っている。
を処理するベクトル処理装置では、各々の配列データを
記憶装置から読み出し、各々のベクトルデータバッファ
に一時的に保持し、それをベクトル演算器に読み込み、
ベクトル演算を行っている。
【０００３】このようなベクトル処理装置としては、特
開昭６０−１３６８４９号公報等に開示されている。
開昭６０−１３６８４９号公報等に開示されている。
【０００４】また、記憶装置上にある配列データを処理
するベクトル命令には、たとえばロード命令のように記
憶装置上の１系統の配列データをベクトルレジスタ等へ
格納する命令の他に、加算命令のように、記憶装置上の
２系統の配列データを加算する命令がある。
するベクトル命令には、たとえばロード命令のように記
憶装置上の１系統の配列データをベクトルレジスタ等へ
格納する命令の他に、加算命令のように、記憶装置上の
２系統の配列データを加算する命令がある。
【０００５】一般に、記憶装置上の配列データを処理す
るベクトル命令では、通常１系統または２系統の配列デ
ータを処理する。また、系統数は命令により各々指定さ
れるものである。
るベクトル命令では、通常１系統または２系統の配列デ
ータを処理する。また、系統数は命令により各々指定さ
れるものである。
【０００６】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、このように２系統の配列データ
の処理を行う場合に、ベクトルデータバッファを配列デ
ータの系統別に用意して行うために、ベクトルデータバ
ッファの物量の増加を招くという欠点がある。
な従来技術においては、このように２系統の配列データ
の処理を行う場合に、ベクトルデータバッファを配列デ
ータの系統別に用意して行うために、ベクトルデータバ
ッファの物量の増加を招くという欠点がある。
【０００７】また、最小系統の配列データを取り扱う命
令では、ベクトルデータバッファ装置を複数個備えるた
めに、使用されない系統のベクトルデータバッファが発
生し、ベクトルデータバッファの利用効率の低下を招く
という欠点もある。
令では、ベクトルデータバッファ装置を複数個備えるた
めに、使用されない系統のベクトルデータバッファが発
生し、ベクトルデータバッファの利用効率の低下を招く
という欠点もある。
【０００８】そこで、本発明の目的は、ベクトルデータ
バッファを命令により指定された配列データの系統数に
分割して使用することによって、ベクトルデータバッフ
ァの物量の増加を防ぎ、利用効率を向上させることがで
きるベクトル処理装置を提供することにある。
バッファを命令により指定された配列データの系統数に
分割して使用することによって、ベクトルデータバッフ
ァの物量の増加を防ぎ、利用効率を向上させることがで
きるベクトル処理装置を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１１】すなわち、本発明のベクトル処理装置は、
記憶装置上にある複数個の配列データを記憶装置から読
み出してベクトルデータバッファに一時的に保持し、保
持された配列データを順次ベクトル演算器へ読み込んで
演算を行うベクトル処理装置であって、命令により指定
された配列データの配列系統数を保持する配列系統数保
持手段と、配列系統数保持手段により保持された値によ
り複数の配列系統ごとにベクトルデータバッファを分割
し、配列データの入出力を制御する分割制御手段とを備
えるものである。
記憶装置上にある複数個の配列データを記憶装置から読
み出してベクトルデータバッファに一時的に保持し、保
持された配列データを順次ベクトル演算器へ読み込んで
演算を行うベクトル処理装置であって、命令により指定
された配列データの配列系統数を保持する配列系統数保
持手段と、配列系統数保持手段により保持された値によ
り複数の配列系統ごとにベクトルデータバッファを分割
し、配列データの入出力を制御する分割制御手段とを備
えるものである。
【００１２】
【作用】前記したベクトル処理装置によれば、命令によ
り指定された配列データの系統数を配列系統数保持手段
により保持し、この保持された配列系統数の値により、
ベクトルデータバッファを分割し、さらに、分割制御手
段によりこの分割されたベクトルデータバッファに記憶
装置上の各配列データを保持することができる。
り指定された配列データの系統数を配列系統数保持手段
により保持し、この保持された配列系統数の値により、
ベクトルデータバッファを分割し、さらに、分割制御手
段によりこの分割されたベクトルデータバッファに記憶
装置上の各配列データを保持することができる。
【００１３】これにより、配列系統数に分割されたベク
トルデータバッファに記憶装置上の各配列データを一時
的に保持し、このバッファの使用によりベクトルデータ
バッファの物量の増加を防ぎ、利用効率を向上させるこ
とができる。
トルデータバッファに記憶装置上の各配列データを一時
的に保持し、このバッファの使用によりベクトルデータ
バッファの物量の増加を防ぎ、利用効率を向上させるこ
とができる。
【００１４】
【実施例】図１は本発明の一実施例であるベクトル処理
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【００１５】まず、図１により本実施例のベクトル処理
装置１の構成を説明する。
装置１の構成を説明する。
【００１６】本実施例のベクトル処理装置１は、たとえ
ば配列データを記憶装置から読み出し、バッファである
ベクトルデータバッファに一時的に保持し、その値をベ
クトル演算器に読み込み、ベクトル演算器にて演算を行
うベクトル処理装置とされ、命令制御部２と、命令レジ
スタ３と、記憶装置４と、ベクトルデータバッファ部５
と、ベクトル演算器６と、ベクトルレジスタ７などによ
り構成されている。
ば配列データを記憶装置から読み出し、バッファである
ベクトルデータバッファに一時的に保持し、その値をベ
クトル演算器に読み込み、ベクトル演算器にて演算を行
うベクトル処理装置とされ、命令制御部２と、命令レジ
スタ３と、記憶装置４と、ベクトルデータバッファ部５
と、ベクトル演算器６と、ベクトルレジスタ７などによ
り構成されている。
【００１７】ベクトルデータバッファ部５は、レジスタ
８と、入力ポインタ９，１０と、各入力ポインタのイン
クリメンタ１１，１２と、出力ポインタ１３，１４と、
各出力ポインタのインクリメンタ１５，１６と、ベクト
ルデータバッファ１７と、データバッファ部１８，１９
と、ベクトル演算器６へのオペランド入力パス２０，２
１とからなる。
８と、入力ポインタ９，１０と、各入力ポインタのイン
クリメンタ１１，１２と、出力ポインタ１３，１４と、
各出力ポインタのインクリメンタ１５，１６と、ベクト
ルデータバッファ１７と、データバッファ部１８，１９
と、ベクトル演算器６へのオペランド入力パス２０，２
１とからなる。
【００１８】レジスタ８は、命令により取り扱う配列系
統数を保持する配列系統数保持手段であり、さらにデー
タの入力ポインタ９，１０と、そのインクリメンタ１
１，１２と、出力ポインタ１３，１４と、そのインクリ
メンタ１５，１６とは、分割されたベクトルデータバッ
ファの各々のデータバッファ部１８，１９の入出力につ
いて制御を行う分割制御手段である。
統数を保持する配列系統数保持手段であり、さらにデー
タの入力ポインタ９，１０と、そのインクリメンタ１
１，１２と、出力ポインタ１３，１４と、そのインクリ
メンタ１５，１６とは、分割されたベクトルデータバッ
ファの各々のデータバッファ部１８，１９の入出力につ
いて制御を行う分割制御手段である。
【００１９】次に、本実施例の作用について説明する。
【００２０】まず、ベクトルデータバッファ１７を２系
統に分割して使用する場合の動作を示す。
統に分割して使用する場合の動作を示す。
【００２１】なお、配列データの各要素データを加算す
るＶＥＣＴＯＲ ＥＬＥＭＥＮＴＡＤＤ命令（以下、Ｖ
ＥＡ命令と記す）を用いて以下、説明する。
るＶＥＣＴＯＲ ＥＬＥＭＥＮＴＡＤＤ命令（以下、Ｖ
ＥＡ命令と記す）を用いて以下、説明する。
【００２２】まず、命令レジスタ３にＶＥＡ命令がセッ
トされると、命令制御部２はこの内容を解読し、ＶＥＡ
命令によって取り扱う配列データの系統数 '２’をレジ
スタ８に設定する。
トされると、命令制御部２はこの内容を解読し、ＶＥＡ
命令によって取り扱う配列データの系統数 '２’をレジ
スタ８に設定する。
【００２３】次に、このレジスタ８の値によりベクトル
データバッファ１７はデータバッファ部１８，１９に分
割される。
データバッファ１７はデータバッファ部１８，１９に分
割される。
【００２４】ここで、２系統の配列データを各々ＶＯＰ
（ＶＥＣＴＯＲ ＯＰＥＲＡＮＤ）１，ＶＯＰ２とする
と、ベクトルデータバッファ１７のうち、データバッフ
ァ部１８はＶＯＰ１に対応し、データバッファ部１９は
ＶＯＰ２に対応する。
（ＶＥＣＴＯＲ ＯＰＥＲＡＮＤ）１，ＶＯＰ２とする
と、ベクトルデータバッファ１７のうち、データバッフ
ァ部１８はＶＯＰ１に対応し、データバッファ部１９は
ＶＯＰ２に対応する。
【００２５】また、入力ポインタ９、出力ポインタ１３
はＶＯＰ１に対応し、入力ポインタ１０および出力ポイ
ンタ１４はＶＯＰ２に対応する。さらに、オペランド入
力パス２０，２１は、各々ＶＯＰ１，ＶＯＰ２に対応す
る。
はＶＯＰ１に対応し、入力ポインタ１０および出力ポイ
ンタ１４はＶＯＰ２に対応する。さらに、オペランド入
力パス２０，２１は、各々ＶＯＰ１，ＶＯＰ２に対応す
る。
【００２６】そこで、レジスタ８に保持された値が '
２’であるときには、ＶＯＰ１に対応したデータバッフ
ァ部１８の入力ポインタ９に付随するインクリメンタ１
１により、入力ポインタ９が '００’から順次 '＋１’
され、 '０７’にさらに '＋１’されると '００’へと
サイクリックに加算され、その入力ポインタ９の示すア
ドレスに従ってベクトルデータバッファ部５は、ＶＯＰ
１を順次データバッファ部１８へ格納する。
２’であるときには、ＶＯＰ１に対応したデータバッフ
ァ部１８の入力ポインタ９に付随するインクリメンタ１
１により、入力ポインタ９が '００’から順次 '＋１’
され、 '０７’にさらに '＋１’されると '００’へと
サイクリックに加算され、その入力ポインタ９の示すア
ドレスに従ってベクトルデータバッファ部５は、ＶＯＰ
１を順次データバッファ部１８へ格納する。
【００２７】同様に、ＶＯＰ２に対応したデータバッフ
ァ部１９の入力ポインタ１０に付随するインクリメンタ
１２により、入力ポインタ１０が '０８’から順次 '＋
１’され、 '１５’にさらに '＋１’されると、 '０
８’へとサイクリックに加算され、その入力ポインタ１
０の示すアドレスに従ってベクトルデータバッファ部５
は、ＶＯＰ２を順次データバッファ部１９へ格納する。
ァ部１９の入力ポインタ１０に付随するインクリメンタ
１２により、入力ポインタ１０が '０８’から順次 '＋
１’され、 '１５’にさらに '＋１’されると、 '０
８’へとサイクリックに加算され、その入力ポインタ１
０の示すアドレスに従ってベクトルデータバッファ部５
は、ＶＯＰ２を順次データバッファ部１９へ格納する。
【００２８】また、入力ポインタ９，１０の加算は、Ｖ
ＯＰ１，ＶＯＰ２のデータバッファ部１８，１９への格
納ごとに行われる。
ＯＰ１，ＶＯＰ２のデータバッファ部１８，１９への格
納ごとに行われる。
【００２９】次に、ＶＯＰ１に対応したデータバッファ
部１８の出力ポインタ１３に付随するインクリメンタ１
５により、出力ポインタ１３が '００’から順次 '＋
１’され、 '０７’にさらに '＋１’されると '００’
へとサイクリックに加算され、その出力ポインタ１３の
示すアドレスに従ってベクトルデータバッファ部５は、
順次データバッファ部１８からＶＯＰ１をベクトル演算
器６へ渡す。
部１８の出力ポインタ１３に付随するインクリメンタ１
５により、出力ポインタ１３が '００’から順次 '＋
１’され、 '０７’にさらに '＋１’されると '００’
へとサイクリックに加算され、その出力ポインタ１３の
示すアドレスに従ってベクトルデータバッファ部５は、
順次データバッファ部１８からＶＯＰ１をベクトル演算
器６へ渡す。
【００３０】同様に、ＶＯＰ２に対応したデータバッフ
ァ部１９の出力ポインタ１４に付随するインクリメンタ
１６により、出力ポインタ１４が '０８’から順次 '＋
１’され、 '１５’にさらに '＋１’されると、 '０
８’へとサイクリックに加算され、その出力ポインタ１
０の示すアドレスによりベクトルデータバッファ部５
は、順次データバッファ部１９からＶＯＰ２をベクトル
演算器６へ渡す。
ァ部１９の出力ポインタ１４に付随するインクリメンタ
１６により、出力ポインタ１４が '０８’から順次 '＋
１’され、 '１５’にさらに '＋１’されると、 '０
８’へとサイクリックに加算され、その出力ポインタ１
０の示すアドレスによりベクトルデータバッファ部５
は、順次データバッファ部１９からＶＯＰ２をベクトル
演算器６へ渡す。
【００３１】また、出力ポインタ１３，１４の加算は、
ＶＯＰ１，ＶＯＰ２のデータバッファ部１８，１９から
の読み出しごとに行われる。
ＶＯＰ１，ＶＯＰ２のデータバッファ部１８，１９から
の読み出しごとに行われる。
【００３２】さらに、データバッファ部１８，１９から
読み出されたＶＯＰ１，ＶＯＰ２はオペランド入力パス
２０，２１を介してベクトル演算器６に入り演算が行わ
れ、その演算結果はベクトルレジスタ７に格納される。
読み出されたＶＯＰ１，ＶＯＰ２はオペランド入力パス
２０，２１を介してベクトル演算器６に入り演算が行わ
れ、その演算結果はベクトルレジスタ７に格納される。
【００３３】以上、本実施例によると２系統の配列デー
タを取り扱うベクトル命令（ＶＥＡ命令）において、ベ
クトルデータバッファ１７が２分割され、２系統の配列
データに割り当てられて演算が実行可能となり、従来の
ような配列データの系統別にベクトルデータバッファ１
７を用意する必要がなくなる。
タを取り扱うベクトル命令（ＶＥＡ命令）において、ベ
クトルデータバッファ１７が２分割され、２系統の配列
データに割り当てられて演算が実行可能となり、従来の
ような配列データの系統別にベクトルデータバッファ１
７を用意する必要がなくなる。
【００３４】次に、ベクトルデータバッファ１７を１系
統のみにて使用する場合の動作を示す。
統のみにて使用する場合の動作を示す。
【００３５】なお、記憶装置４上の１系統の配列データ
をベクトルレジスタ７に順次格納するロード命令、ＶＥ
ＣＴＯＲ ＬＯＡＤ命令（以下、ＶＬＤ命令と記す）に
よって以下、説明する。
をベクトルレジスタ７に順次格納するロード命令、ＶＥ
ＣＴＯＲ ＬＯＡＤ命令（以下、ＶＬＤ命令と記す）に
よって以下、説明する。
【００３６】まず、命令制御部２はＶＬＤ命令によって
取り扱う配列データの系統数 '１’をレジスタ８に設定
する。また、配列データはＶＯＰ１に対応する。
取り扱う配列データの系統数 '１’をレジスタ８に設定
する。また、配列データはＶＯＰ１に対応する。
【００３７】このレジスタ８の値により、ベクトルデー
タバッファ１７は１系統にて処理が行われる。
タバッファ１７は１系統にて処理が行われる。
【００３８】そして、レジスタ８に保持された値が '
１’であるときには、ＶＯＰ１に対応したデータバッフ
ァ部１８の入力ポインタ９に付随するインクリメンタ１
１により、入力ポインタ９は、 '００’から順次 '＋
１’され、 '１５’にさらに、 '＋１’されると '０
１’へとサイクリックに加算され、入力ポインタ９のア
ドレスに従ってベクトルデータバッファ部５は、ＶＯＰ
１を順次ベクトルデータバッファ１７に格納する。
１’であるときには、ＶＯＰ１に対応したデータバッフ
ァ部１８の入力ポインタ９に付随するインクリメンタ１
１により、入力ポインタ９は、 '００’から順次 '＋
１’され、 '１５’にさらに、 '＋１’されると '０
１’へとサイクリックに加算され、入力ポインタ９のア
ドレスに従ってベクトルデータバッファ部５は、ＶＯＰ
１を順次ベクトルデータバッファ１７に格納する。
【００３９】一方、ＶＯＰ２に対応したデータバッファ
部１９の入力ポインタ１０および出力ポインタ１４に付
随するインクリメンタ１２，１６は、レジスタ８に保持
された値が '１’であるときには、動作しない。
部１９の入力ポインタ１０および出力ポインタ１４に付
随するインクリメンタ１２，１６は、レジスタ８に保持
された値が '１’であるときには、動作しない。
【００４０】次に、ＶＯＰ１に対応したデータバッファ
部１８の出力ポインタ１３に付随するインクリメンタ１
５により、出力ポインタ１３は、 '００’から順次 '＋
１’され、 '１５’にさらに、 '＋１’されると '０
０’へとサイクリックに加算され、出力ポインタ１３の
アドレスに従ってベクトルデータバッファ部５は、順次
ベクトルデータバッファ１７からＶＯＰ１を読み出しベ
クトル演算器６へ渡す。
部１８の出力ポインタ１３に付随するインクリメンタ１
５により、出力ポインタ１３は、 '００’から順次 '＋
１’され、 '１５’にさらに、 '＋１’されると '０
０’へとサイクリックに加算され、出力ポインタ１３の
アドレスに従ってベクトルデータバッファ部５は、順次
ベクトルデータバッファ１７からＶＯＰ１を読み出しベ
クトル演算器６へ渡す。
【００４１】さらに、このデータバッファ部１８，１９
内に格納されたＶＯＰ１はオペランド入力パス２０を介
してベクトル演算器６に入り、このベクトル演算器６
は、ＶＬＤ命令の場合においてはオペランド入力パス２
０を経由してＶＯＰ１をそのまま演算結果として出力す
る。そして、その演算結果をベクトルレジスタ７に格納
する。
内に格納されたＶＯＰ１はオペランド入力パス２０を介
してベクトル演算器６に入り、このベクトル演算器６
は、ＶＬＤ命令の場合においてはオペランド入力パス２
０を経由してＶＯＰ１をそのまま演算結果として出力す
る。そして、その演算結果をベクトルレジスタ７に格納
する。
【００４２】以上、本発明によると１系統の配列データ
を取り扱うベクトル命令（ＶＬＤ命令）において、ベク
トルデータバッファ１７が分割されることなく、１系統
の配列データに割り当てられて実行可能となり、ベクト
ルデータバッファ１７が１系統により実行される場合に
ついても本実施例のベクトルデータ処理装置が適用でき
る。
を取り扱うベクトル命令（ＶＬＤ命令）において、ベク
トルデータバッファ１７が分割されることなく、１系統
の配列データに割り当てられて実行可能となり、ベクト
ルデータバッファ１７が１系統により実行される場合に
ついても本実施例のベクトルデータ処理装置が適用でき
る。
【００４３】従って、本実施例のベクトル処理装置によ
れば、命令によって取り扱う配列データの系統数を配列
系統数保持手段および分割制御手段により、ベクトルデ
ータバッファ１７が分割され、各々のデータバッファ部
１８，１９において各配列データＶＯＰ１，ＶＯＰ２が
一時的に保持され、それを用いてベクトル演算を高速に
行うことができ、ベクトルデータバッファの物量の増加
および利用効率の向上を図ることができる。
れば、命令によって取り扱う配列データの系統数を配列
系統数保持手段および分割制御手段により、ベクトルデ
ータバッファ１７が分割され、各々のデータバッファ部
１８，１９において各配列データＶＯＰ１，ＶＯＰ２が
一時的に保持され、それを用いてベクトル演算を高速に
行うことができ、ベクトルデータバッファの物量の増加
および利用効率の向上を図ることができる。
【００４４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
において種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
において種々変更可能であることは言うまでもない。
【００４５】たとえば、前記実施例においては、加算命
令およびロード命令を用いた場合について説明したが、
乗算命令や減算命令などのような他の命令についても広
く適用可能である。
令およびロード命令を用いた場合について説明したが、
乗算命令や減算命令などのような他の命令についても広
く適用可能である。
【００４６】さらに、３系統以上の配列データの分割が
必要とされる命令についても、ベクトルデータバッファ
１７を３系統以上に分割して使用できることは言うまで
もない。
必要とされる命令についても、ベクトルデータバッファ
１７を３系統以上に分割して使用できることは言うまで
もない。
【００４７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００４８】すなわち、本発明によれば、命令により指
定された配列データの配列系統数を配列系統数保持手段
により保持し、その値によってベクトルデータバッファ
を分割し、さらに分割制御手段によりこのベクトルデー
タバッファを制御し、配列データの入出力を制御するこ
とによってベクトル演算を効率良く行うことができる。
定された配列データの配列系統数を配列系統数保持手段
により保持し、その値によってベクトルデータバッファ
を分割し、さらに分割制御手段によりこのベクトルデー
タバッファを制御し、配列データの入出力を制御するこ
とによってベクトル演算を効率良く行うことができる。
【００４９】この結果、ベクトルデータバッファを、命
令によって指定された配列データの系統数に分割して使
用することにより、データバッファを複数個備えること
なく、ベクトルデータバッファの物量の増加を防ぎ、利
用効率の向上を図ることができる。
令によって指定された配列データの系統数に分割して使
用することにより、データバッファを複数個備えること
なく、ベクトルデータバッファの物量の増加を防ぎ、利
用効率の向上を図ることができる。
【図１】本発明の一実施例であるベクトル処理装置の構
成を示すブロック図である。
成を示すブロック図である。
１ ベクトル処理装置 ２ 命令制御部 ３ 命令レジスタ ４ 記憶装置 ５ ベクトルデータバッファ部 ６ ベクトル演算器 ７ ベクトルレジスタ ８ レジスタ（配列系統数保持手段） ９，１０ 入力ポインタ（分割制御手段） １１，１２ 入力ポインタのインクリメンタ（分割制御
手段） １３，１４ 出力ポインタ（分割制御手段） １５，１６ 出力ポインタのインクリメンタ（分割制御
手段） １７ ベクトルデータバッファ １８，１９ データバッファ部 ２０，２１ オペランド入力パス
手段） １３，１４ 出力ポインタ（分割制御手段） １５，１６ 出力ポインタのインクリメンタ（分割制御
手段） １７ ベクトルデータバッファ １８，１９ データバッファ部 ２０，２１ オペランド入力パス
Claims (1)
- 【請求項１】 記憶装置上にある複数個の配列データを
該記憶装置から読み出してベクトルデータバッファに一
時的に保持し、該保持された配列データを順次ベクトル
演算器へ読み込んで演算を行うベクトル処理装置であっ
て、命令により指定された前記配列データの配列系統数
を保持する配列系統数保持手段と、該配列系統数保持手
段により保持された値により複数の配列系統ごとにベク
トルデータバッファを分割し、前記配列データの入出力
を制御する分割制御手段とを備えることを特徴とするベ
クトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5916993A JPH06274526A (ja) | 1993-03-19 | 1993-03-19 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5916993A JPH06274526A (ja) | 1993-03-19 | 1993-03-19 | ベクトル処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06274526A true JPH06274526A (ja) | 1994-09-30 |
Family
ID=13105617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5916993A Pending JPH06274526A (ja) | 1993-03-19 | 1993-03-19 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06274526A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603124B1 (ko) * | 2003-11-18 | 2006-07-20 | 인터내셔널 비지네스 머신즈 코포레이션 | 프로세서 및 매트릭스 데이터 처리 방법 |
| JP2009252133A (ja) * | 2008-04-10 | 2009-10-29 | Nec Computertechno Ltd | ベクトル処理装置及びベクトル処理方法 |
-
1993
- 1993-03-19 JP JP5916993A patent/JPH06274526A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603124B1 (ko) * | 2003-11-18 | 2006-07-20 | 인터내셔널 비지네스 머신즈 코포레이션 | 프로세서 및 매트릭스 데이터 처리 방법 |
| JP2009252133A (ja) * | 2008-04-10 | 2009-10-29 | Nec Computertechno Ltd | ベクトル処理装置及びベクトル処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7072929B2 (en) | Methods and apparatus for efficient complex long multiplication and covariance matrix implementation | |
| US6922716B2 (en) | Method and apparatus for vector processing | |
| JPH11282679A (ja) | 演算処理装置 | |
| US4967338A (en) | Loosely coupled pipeline processor | |
| US7818540B2 (en) | Vector processing system | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| JPS61160176A (ja) | ベクトル処理装置 | |
| EP0588341A2 (en) | Data processor | |
| GB2394571A (en) | Vector permutation in single-instruction multiple-data processor which is controlled by parameters stored in control registers accessed via a control block | |
| US6674435B1 (en) | Fast, symmetric, integer bezier curve to polygon conversion | |
| EP1634163B1 (en) | Result partitioning within simd data processing systems | |
| JPH06274526A (ja) | ベクトル処理装置 | |
| JP2538053B2 (ja) | 制御装置 | |
| US5497344A (en) | Data flow type information processor | |
| US6904515B1 (en) | Multi-instruction set flag preservation apparatus and method | |
| EP0992917A1 (en) | Linear vector computation | |
| JPH01286030A (ja) | 情報処理装置 | |
| US7107478B2 (en) | Data processing system having a Cartesian Controller | |
| JPH01118926A (ja) | パイプライン処理装置 | |
| JPH04349570A (ja) | 情報処理装置 | |
| JPS6361330A (ja) | マイクロプログラム制御装置 | |
| JPH01147723A (ja) | 情報処理装置のパイプライン処理方式 | |
| JPS6373335A (ja) | 情報処理装置 | |
| JPH05204638A (ja) | パイプライン処理装置 | |
| JPH04287227A (ja) | 演算処理装置 |