JPH04349570A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04349570A JPH04349570A JP12336691A JP12336691A JPH04349570A JP H04349570 A JPH04349570 A JP H04349570A JP 12336691 A JP12336691 A JP 12336691A JP 12336691 A JP12336691 A JP 12336691A JP H04349570 A JPH04349570 A JP H04349570A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- mask
- instruction
- register
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 claims abstract description 120
- 230000010365 information processing Effects 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マスクベクトルによっ
てベクトルオペランドの演算が制御される情報処理装置
に関するものである。
てベクトルオペランドの演算が制御される情報処理装置
に関するものである。
【０００２】
【従来の技術】従来、配列演算を高速に行える情報処理
装置として、種々のベクトル命令を用いることができる
ものがあり、さらに、ＩＦ文を含んだＤＯループを高速
化するためにマスクベクトル生成命令およびマスクベク
トルで制御されるベクトル命令を使用できるものがある
。これらのベクトル命令に関しては日経エレクトロニク
ス誌の１９８３．４．１１号（ページ１０８〜１２６）
に解説されている。
装置として、種々のベクトル命令を用いることができる
ものがあり、さらに、ＩＦ文を含んだＤＯループを高速
化するためにマスクベクトル生成命令およびマスクベク
トルで制御されるベクトル命令を使用できるものがある
。これらのベクトル命令に関しては日経エレクトロニク
ス誌の１９８３．４．１１号（ページ１０８〜１２６）
に解説されている。
【０００３】ところでＩＦ文を含んだＤＯループはマス
クベクトル生成命令と、マスクベクトル制御ベクトル命
令の組み合わせにより処理されるが、ＩＦ文がＩＦ〜Ｔ
ＨＥＮ〜ＥＬＳＥのように条件節の値が真偽どちらの場
合でもなんらかの処理を行うような場合には、ＴＨＥＮ
節とＥＬＳＥ節の処理のために２回のマスクベクトル命
令の実行が必要となる。また、ＴＨＥＮ節とＥＬＳＥ節
とでベクトルオペランドが同一であっても２つのベクト
ル命令を実行しなければならない。
クベクトル生成命令と、マスクベクトル制御ベクトル命
令の組み合わせにより処理されるが、ＩＦ文がＩＦ〜Ｔ
ＨＥＮ〜ＥＬＳＥのように条件節の値が真偽どちらの場
合でもなんらかの処理を行うような場合には、ＴＨＥＮ
節とＥＬＳＥ節の処理のために２回のマスクベクトル命
令の実行が必要となる。また、ＴＨＥＮ節とＥＬＳＥ節
とでベクトルオペランドが同一であっても２つのベクト
ル命令を実行しなければならない。
【０００４】図５（ａ）にそのようなＩＦ文の例を示す
。この例では配列Ｂ（Ｉ）の要素のうち、正のものに対
しては配列Ｃ（Ｉ）が加算されて配列Ａ（Ｉ）に代入さ
れ、一方、配列Ｂ（Ｉ）の要素のうち、負かまたは零の
ものに対しては配列Ｃ（Ｉ）が減算されて配列Ａ（Ｉ）
に代入される。
。この例では配列Ｂ（Ｉ）の要素のうち、正のものに対
しては配列Ｃ（Ｉ）が加算されて配列Ａ（Ｉ）に代入さ
れ、一方、配列Ｂ（Ｉ）の要素のうち、負かまたは零の
ものに対しては配列Ｃ（Ｉ）が減算されて配列Ａ（Ｉ）
に代入される。
【０００５】このようなＩＦ文を実現する命令列を図５
（ｂ）に示す。ＶＬＤはベクトルレジスタへのロード命
令、ＶＭＧＴ，ＶＭＬＥはマスクベクトル生成命令であ
り、第１オペランドと第２オペランドの各要素の大小比
較を行ってマスクベクトルを生成する。ＶＭＧＴ命令は
、第１オペランド＞第２オペランドのとき、マスク値“
１”を生成し、そうでないときはマスク値“０”を生成
する。ＶＭＬＥ命令は、第１オペランド≦第２オペラン
ドのとき、マスク値“１”を生成し、そうでないときは
マスク値“０”を生成する。ただし、これらのマスク値
は一例であり、アーキテクチャによって任意に決められ
る。ＶＡＤＤＭ命令はマスクベクトル制御ベクトル加算
命令であり、ＶＳＵＢＭ命令はマスクベクトル制御ベク
トル減算命令である。これらの命令ではマスクベクトル
の値が“１”のときは、演算が実行されるが、“０”の
ときは対応するベクトルレジスタの要素は変更されない
。
（ｂ）に示す。ＶＬＤはベクトルレジスタへのロード命
令、ＶＭＧＴ，ＶＭＬＥはマスクベクトル生成命令であ
り、第１オペランドと第２オペランドの各要素の大小比
較を行ってマスクベクトルを生成する。ＶＭＧＴ命令は
、第１オペランド＞第２オペランドのとき、マスク値“
１”を生成し、そうでないときはマスク値“０”を生成
する。ＶＭＬＥ命令は、第１オペランド≦第２オペラン
ドのとき、マスク値“１”を生成し、そうでないときは
マスク値“０”を生成する。ただし、これらのマスク値
は一例であり、アーキテクチャによって任意に決められ
る。ＶＡＤＤＭ命令はマスクベクトル制御ベクトル加算
命令であり、ＶＳＵＢＭ命令はマスクベクトル制御ベク
トル減算命令である。これらの命令ではマスクベクトル
の値が“１”のときは、演算が実行されるが、“０”の
ときは対応するベクトルレジスタの要素は変更されない
。
【０００６】最初の２つのＶＬＤ命令によってベクトル
レジスタにベクトルオペランドがロードされる。そして
、続くＶＭＧＴ命令，ＶＡＤＤＭ命令によってＩＦ〜Ｔ
ＨＥＮ部の演算が実行される。その後、ＶＭＬＥ命令，
ＶＳＵＢＭ命令によってＥＬＳＥ部の演算が実行され、
最後にＶＳＴ命令により結果がストアされる。
レジスタにベクトルオペランドがロードされる。そして
、続くＶＭＧＴ命令，ＶＡＤＤＭ命令によってＩＦ〜Ｔ
ＨＥＮ部の演算が実行される。その後、ＶＭＬＥ命令，
ＶＳＵＢＭ命令によってＥＬＳＥ部の演算が実行され、
最後にＶＳＴ命令により結果がストアされる。
【０００７】他のＩＦ文の例を図６（ａ）に示す。この
例では配列Ｂ（Ｉ）の要素のうち、正のものに対しては
配列Ｃ（Ｉ）が乗算されて配列Ａ（Ｉ）に代入され、一
方、配列Ｂ（Ｉ）の要素のうち、負かまたは零のものに
対しては配列Ｃ（Ｉ）が減算されて配列Ａ（Ｉ）に代入
される。
例では配列Ｂ（Ｉ）の要素のうち、正のものに対しては
配列Ｃ（Ｉ）が乗算されて配列Ａ（Ｉ）に代入され、一
方、配列Ｂ（Ｉ）の要素のうち、負かまたは零のものに
対しては配列Ｃ（Ｉ）が減算されて配列Ａ（Ｉ）に代入
される。
【０００８】このようなＩＦ文を実現する命令列を図６
（ｂ）に示す。ＶＬＤはベクトルレジスタへのロード命
令、ＶＭＧＴ，ＶＭＬＥはマスクベクトル生成命令であ
り、第１オペランドと第２オペランドの各要素の大小比
較を行ってマスクベクトルを生成する。ＶＭＧＴ命令は
、第１オペランド＞第２オペランドのとき、マスク値“
１”を生成し、そうでないときはマスク値“０”を生成
する。ＶＭＬＥ命令は、第１オペランド≦第２オペラン
ドのとき、マスク値“１”を生成し、そうでないときは
マスク値“０”を生成する。ただし、これらのマスク値
は一例であり、アーキテクチャによって任意に決められ
る。ＶＭＬＴＭ命令はマスクベクトル制御ベクトル乗算
命令であり、ＶＡＤＤＭ命令はマスクベクトル制御ベク
トル減算命令である。これらの命令ではマスクベクトル
の値が“１”のときは、演算が実行されるが“０”のと
きは対応するベクトルレジスタの要素は変更されない。
（ｂ）に示す。ＶＬＤはベクトルレジスタへのロード命
令、ＶＭＧＴ，ＶＭＬＥはマスクベクトル生成命令であ
り、第１オペランドと第２オペランドの各要素の大小比
較を行ってマスクベクトルを生成する。ＶＭＧＴ命令は
、第１オペランド＞第２オペランドのとき、マスク値“
１”を生成し、そうでないときはマスク値“０”を生成
する。ＶＭＬＥ命令は、第１オペランド≦第２オペラン
ドのとき、マスク値“１”を生成し、そうでないときは
マスク値“０”を生成する。ただし、これらのマスク値
は一例であり、アーキテクチャによって任意に決められ
る。ＶＭＬＴＭ命令はマスクベクトル制御ベクトル乗算
命令であり、ＶＡＤＤＭ命令はマスクベクトル制御ベク
トル減算命令である。これらの命令ではマスクベクトル
の値が“１”のときは、演算が実行されるが“０”のと
きは対応するベクトルレジスタの要素は変更されない。
【０００９】最初の２つのＶＬＤ命令によってベクトル
レジスタにベクトルオペランドがロードされる。そして
、続くＶＭＧＴ命令，ＶＭＬＴＭ命令によってＩＦ〜Ｔ
ＨＥＮ部の演算が実行される。その後、ＶＭＬＥ命令，
ＶＡＤＤＭ命令によってＥＬＳＥ部の演算が実行され、
最後にＶＳＴ命令により結果がストアされる。
レジスタにベクトルオペランドがロードされる。そして
、続くＶＭＧＴ命令，ＶＭＬＴＭ命令によってＩＦ〜Ｔ
ＨＥＮ部の演算が実行される。その後、ＶＭＬＥ命令，
ＶＡＤＤＭ命令によってＥＬＳＥ部の演算が実行され、
最後にＶＳＴ命令により結果がストアされる。
【００１０】
【発明が解決しようとする課題】このように従来の情報
処理装置では、ＩＦ〜ＴＨＥＮ部とＥＬＳＥ部とが別々
に実行されるので、ＴＨＥＮ節とＥＬＳＥ節の処理のた
めに２回のマスクベクトル命令の実行が必要となる。ま
た、ＴＨＥＮ節とＥＬＳＥ節とでベクトルオペランドが
同一であっても２つのベクトル命令を実行しなければな
らない。
処理装置では、ＩＦ〜ＴＨＥＮ部とＥＬＳＥ部とが別々
に実行されるので、ＴＨＥＮ節とＥＬＳＥ節の処理のた
めに２回のマスクベクトル命令の実行が必要となる。ま
た、ＴＨＥＮ節とＥＬＳＥ節とでベクトルオペランドが
同一であっても２つのベクトル命令を実行しなければな
らない。
【００１１】本発明の目的は、このような問題を解決し
、ＩＦ文の処理を行うとき、ＴＨＥＮ節とＥＬＳＥ節の
処理を一つのベクトル命令で行えるようにした情報処理
装置を提供することにある。
、ＩＦ文の処理を行うとき、ＴＨＥＮ節とＥＬＳＥ節の
処理を一つのベクトル命令で行えるようにした情報処理
装置を提供することにある。
【００１２】
【課題を解決するための手段】第１の発明は、マスクベ
クトルによってベクトルオペランドの演算が制御される
情報処理装置において、制御情報により指定される演算
をベクトルオペランドに対して行うＡＬＵと、前記マス
クベクトルと、ベクトル命令の情報とにもとづいて前記
制御情報を生成し、前記ＡＬＵに出力するＡＬＵ制御手
段とを備えたことを特徴とする。
クトルによってベクトルオペランドの演算が制御される
情報処理装置において、制御情報により指定される演算
をベクトルオペランドに対して行うＡＬＵと、前記マス
クベクトルと、ベクトル命令の情報とにもとづいて前記
制御情報を生成し、前記ＡＬＵに出力するＡＬＵ制御手
段とを備えたことを特徴とする。
【００１３】第２の発明は、マスクベクトルによってベ
クトルオペランドの演算が制御される情報処理装置にお
いて、複数の演算器と、制御情報にもとづいてベクトル
オペランドを前記演算器に分配する分配手段と、前記制
御情報にもとづいて前記演算器による演算結果を選択す
る収集手段と、前記マスクベクトルと、ベクトル命令の
情報とにもとづいて前記制御情報を生成し、前記分配手
段と前記収集手段とに出力する制御手段とを備えたこと
を特徴とする。
クトルオペランドの演算が制御される情報処理装置にお
いて、複数の演算器と、制御情報にもとづいてベクトル
オペランドを前記演算器に分配する分配手段と、前記制
御情報にもとづいて前記演算器による演算結果を選択す
る収集手段と、前記マスクベクトルと、ベクトル命令の
情報とにもとづいて前記制御情報を生成し、前記分配手
段と前記収集手段とに出力する制御手段とを備えたこと
を特徴とする。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に第１の発明による情報処理装置の一例
を示す。ベクトルレジスタ１２，１３にはそれぞれベク
トルオペランドが格納される。演算レジスタ１５，１６
はそれぞれベクトルオペランドの演算、マスクベクトル
生成などのためにベクトルレジスタ１２，１３からベク
トルオペランドの各要素を受け取り、一時的に保持する
。ＡＬＵ１８は、レジスタ１５，１６からベクトルオペ
ランドの各要素を受け取り、それらに対して加算、減算
などの算術演算や、ビットごとのアンド、オアといった
論理演算を行う。ＡＬＵ１８が実行する演算の種類、従
ってＡＬＵモードはエンコーダ１７から与えられる制御
情報により決まる。レジスタ１９はＡＬＵ１８の演算結
果を受け取り保持する。
説明する。図１に第１の発明による情報処理装置の一例
を示す。ベクトルレジスタ１２，１３にはそれぞれベク
トルオペランドが格納される。演算レジスタ１５，１６
はそれぞれベクトルオペランドの演算、マスクベクトル
生成などのためにベクトルレジスタ１２，１３からベク
トルオペランドの各要素を受け取り、一時的に保持する
。ＡＬＵ１８は、レジスタ１５，１６からベクトルオペ
ランドの各要素を受け取り、それらに対して加算、減算
などの算術演算や、ビットごとのアンド、オアといった
論理演算を行う。ＡＬＵ１８が実行する演算の種類、従
ってＡＬＵモードはエンコーダ１７から与えられる制御
情報により決まる。レジスタ１９はＡＬＵ１８の演算結
果を受け取り保持する。
【００１５】マスクベクトルレジスタ１１にはマスクベ
クトルが格納される。マスクベクトルレジスタ１１はレ
ジスタ１２，１３に対応しており、ベクトルオペランド
がレジスタ１５，１６に読み出されるごとに、対応する
マスクベクトルがレジスタ１１から読み出され、レジス
タ１４に保持される。
クトルが格納される。マスクベクトルレジスタ１１はレ
ジスタ１２，１３に対応しており、ベクトルオペランド
がレジスタ１５，１６に読み出されるごとに、対応する
マスクベクトルがレジスタ１１から読み出され、レジス
タ１４に保持される。
【００１６】エンコーダ１７は、レジスタ１４に保持さ
れたマスクベクトルと、処理中の命令のＯＰコード部の
情報とにもとづいて、ＡＬＵ１８のモードを指定するた
めの上記制御情報を生成し、ＡＬＵ１８に供給する。
れたマスクベクトルと、処理中の命令のＯＰコード部の
情報とにもとづいて、ＡＬＵ１８のモードを指定するた
めの上記制御情報を生成し、ＡＬＵ１８に供給する。
【００１７】このように構成された情報処理装置では、
図５（ａ）に示したＤＯループのＩＦ文の部分は図２に
示す命令列によって実現される。図２の命令列が図５（
ｂ）の命令列と異なるのは、ＶＭＧＴ〜ＶＳＵＢＭの部
分がＶＭＧＴ〜ＶＡＯＳＭに置き換えられている点であ
る。ＶＡＯＳＭ命令はマスクベクトルの値に応じて加算
もしくは減算を実行する命令である。すなわちマスク値
が“１”の場合、ベクトルオペランドの加算を実行し、
マスク値が“０”の場合にはベクトルオペランドの減算
を実行する。
図５（ａ）に示したＤＯループのＩＦ文の部分は図２に
示す命令列によって実現される。図２の命令列が図５（
ｂ）の命令列と異なるのは、ＶＭＧＴ〜ＶＳＵＢＭの部
分がＶＭＧＴ〜ＶＡＯＳＭに置き換えられている点であ
る。ＶＡＯＳＭ命令はマスクベクトルの値に応じて加算
もしくは減算を実行する命令である。すなわちマスク値
が“１”の場合、ベクトルオペランドの加算を実行し、
マスク値が“０”の場合にはベクトルオペランドの減算
を実行する。
【００１８】図１において、ＯＰコードがＶＡＯＳＭ命
令の場合、エンコーダ１７はレジスタ１４の出力に応じ
て制御情報を出力し、ＡＬＵ１８のモードを切り換える
。すなわちレジスタ１４の出力が“１”の場合には、Ａ
ＬＵ１８に加算を行わせ、“０”の場合には減算を行わ
せる。その結果、マスクベクトルの値に応じて加算、減
算が切り換えられ、図５（ａ）のＩＦ文のＴＨＥＮ節お
よびＥＬＳＥ節の処理は一つの命令ＶＡＯＳＭによって
実行されることになる。
令の場合、エンコーダ１７はレジスタ１４の出力に応じ
て制御情報を出力し、ＡＬＵ１８のモードを切り換える
。すなわちレジスタ１４の出力が“１”の場合には、Ａ
ＬＵ１８に加算を行わせ、“０”の場合には減算を行わ
せる。その結果、マスクベクトルの値に応じて加算、減
算が切り換えられ、図５（ａ）のＩＦ文のＴＨＥＮ節お
よびＥＬＳＥ節の処理は一つの命令ＶＡＯＳＭによって
実行されることになる。
【００１９】なお、ここでは加算と減算を切り換える場
合を例にしたが、これに限らず情報処理装置のアーキテ
クチャに応じて様々な演算の組み合わせが可能である。
合を例にしたが、これに限らず情報処理装置のアーキテ
クチャに応じて様々な演算の組み合わせが可能である。
【００２０】次に第２の発明の情報処理装置の実施例に
ついて説明する。図３にそのブロック図を示す。ベクト
ルレジスタ２２，２３にはそれぞれベクトルオペランド
が格納される。演算レジスタ２５，２６はそれぞれベク
トルオペランドの演算、マスクベクトル生成などのため
にベクトルレジスタ２２，２３からベクトルオペランド
の各要素を受け取り、一時的に保持する。分配器２８は
、レジスタ２５，２６からベクトルオペランドの各要素
を受け取り、それらを加算器２９、減算器３０、あるい
は乗算器３１に供給する。分配器２８がベクトルオペラ
ンドをどの演算器に供給するかは、エンコーダ２７から
与えられる制御情報により決まる。
ついて説明する。図３にそのブロック図を示す。ベクト
ルレジスタ２２，２３にはそれぞれベクトルオペランド
が格納される。演算レジスタ２５，２６はそれぞれベク
トルオペランドの演算、マスクベクトル生成などのため
にベクトルレジスタ２２，２３からベクトルオペランド
の各要素を受け取り、一時的に保持する。分配器２８は
、レジスタ２５，２６からベクトルオペランドの各要素
を受け取り、それらを加算器２９、減算器３０、あるい
は乗算器３１に供給する。分配器２８がベクトルオペラ
ンドをどの演算器に供給するかは、エンコーダ２７から
与えられる制御情報により決まる。
【００２１】加算器２９は分配器２８から供給される２
つのベクトルオペランドを加算する。レジスタ３２はそ
の加算結果を受け取り、保持する。減算器３０は分配器
２８から供給される２つのベクトルオペランドの減算を
行う。レジスタ３３はその減算結果を受け取り、保持す
る。乗算器３１は分配器２８から供給される２つのベク
トルオペランドの乗算を行う。レジスタ３４はその乗算
結果を受け取り、保持する。収集器３５は、エンコーダ
２７からの上記制御情報にもとづき、レジスタ３２〜３
４が保持する演算結果の一つを選択してベクトルレジス
タに出力する。
つのベクトルオペランドを加算する。レジスタ３２はそ
の加算結果を受け取り、保持する。減算器３０は分配器
２８から供給される２つのベクトルオペランドの減算を
行う。レジスタ３３はその減算結果を受け取り、保持す
る。乗算器３１は分配器２８から供給される２つのベク
トルオペランドの乗算を行う。レジスタ３４はその乗算
結果を受け取り、保持する。収集器３５は、エンコーダ
２７からの上記制御情報にもとづき、レジスタ３２〜３
４が保持する演算結果の一つを選択してベクトルレジス
タに出力する。
【００２２】マスクベクトルレジスタ２１にはマスクベ
クトルが格納される。マスクベクトルレジスタ１１はレ
ジスタ２２，２３に対応しており、ベクトルオペランド
がレジスタ２５，２６に読み出されるごとに、対応する
マスクベクトルがレジスタ２１から読み出され、レジス
タ２４に保持される。
クトルが格納される。マスクベクトルレジスタ１１はレ
ジスタ２２，２３に対応しており、ベクトルオペランド
がレジスタ２５，２６に読み出されるごとに、対応する
マスクベクトルがレジスタ２１から読み出され、レジス
タ２４に保持される。
【００２３】エンコーダ２７は、レジスタ２４に保持さ
れたマスクベクトルと、処理中の命令のＯＰコード部の
情報とにもとづいて、制御情報を生成し、分配器２８と
収集器３５とに供給する。
れたマスクベクトルと、処理中の命令のＯＰコード部の
情報とにもとづいて、制御情報を生成し、分配器２８と
収集器３５とに供給する。
【００２４】このように構成された情報処理装置では、
図６（ａ）に示したＤＯループのＩＦ文の部分は図４に
示す命令列によって実現される。図４の命令列が図６（
ｂ）の命令列と異なるのは、ＶＭＧＴ〜ＶＡＤＤＭの部
分はＶＭＧＴ〜ＶＭＯＡＭに置き換えられている点であ
る。ＶＭＯＡＭ命令はマスクベクトルの値に応じて乗算
もしくは加算を実行する命令である。すなわちマスク値
が“１”の場合、ベクトルオペランドの乗算を実行し、
マスク値が“０”の場合にはベクトルオペランドの加算
を実行する。
図６（ａ）に示したＤＯループのＩＦ文の部分は図４に
示す命令列によって実現される。図４の命令列が図６（
ｂ）の命令列と異なるのは、ＶＭＧＴ〜ＶＡＤＤＭの部
分はＶＭＧＴ〜ＶＭＯＡＭに置き換えられている点であ
る。ＶＭＯＡＭ命令はマスクベクトルの値に応じて乗算
もしくは加算を実行する命令である。すなわちマスク値
が“１”の場合、ベクトルオペランドの乗算を実行し、
マスク値が“０”の場合にはベクトルオペランドの加算
を実行する。
【００２５】図３において、ＯＰコードがＶＭＯＡＭ命
令の場合、エンコーダ２７はレジスタ２４の出力に応じ
て、分配器２８および収集器３５に制御情報を出力する
。すなわちレジスタ２４の出力が“１”の場合には、分
配器２８にベクトルオペランドを乗算器３１に出力させ
、また収集器３５にレジスタ３４の出力を選択させる。 一方、レジスタ２４の出力が“０”の場合にはベクトル
オペランドを加算器２９に出力させ、また収集器３５に
レジスタ３２の出力を選択させる。その結果、マスクベ
クトルの値に応じて乗算、加算が切り換えられ、図６（
ａ）のＩＦ文のＴＨＥＮ節およびＥＬＳＥ節の処理は一
つの命令ＶＭＯＡＭによって実行されることになる。
令の場合、エンコーダ２７はレジスタ２４の出力に応じ
て、分配器２８および収集器３５に制御情報を出力する
。すなわちレジスタ２４の出力が“１”の場合には、分
配器２８にベクトルオペランドを乗算器３１に出力させ
、また収集器３５にレジスタ３４の出力を選択させる。 一方、レジスタ２４の出力が“０”の場合にはベクトル
オペランドを加算器２９に出力させ、また収集器３５に
レジスタ３２の出力を選択させる。その結果、マスクベ
クトルの値に応じて乗算、加算が切り換えられ、図６（
ａ）のＩＦ文のＴＨＥＮ節およびＥＬＳＥ節の処理は一
つの命令ＶＭＯＡＭによって実行されることになる。
【００２６】なお、第１の発明による情報処理装置は、
エンコーダ１７にレジスタ１４の出力に応じた処理を行
うという機能を追加することで容易に実現できるが、そ
の反面、乗算と加算のように単一のＡＬＵでは行えない
演算の組み合わせは実現できない。一方、第２の発明に
よる情報処理装置は、分配器２８および収集器３５にベ
クトル要素ごとの選択制御機構が必要となり、ハードウ
ェアの量は増加するが、乗算と加算など、様々な演算の
組み合わせに対応できる。
エンコーダ１７にレジスタ１４の出力に応じた処理を行
うという機能を追加することで容易に実現できるが、そ
の反面、乗算と加算のように単一のＡＬＵでは行えない
演算の組み合わせは実現できない。一方、第２の発明に
よる情報処理装置は、分配器２８および収集器３５にベ
クトル要素ごとの選択制御機構が必要となり、ハードウ
ェアの量は増加するが、乗算と加算など、様々な演算の
組み合わせに対応できる。
【００２７】
【発明の効果】以上説明したように第１の発明による情
報処理装置では、ベクトル命令のＯＰコード部だけでな
く、マスクベクトルをも用いてＡＬＵが実行する演算の
種類を切り換えるようにしたので、ＩＦ文の処理を行う
とき、ＴＨＥＮ節とＥＬＳＥ節の処理を一つのベクトル
命令で行うことが可能となり、ＩＦ文を含むＤＯループ
処理のベクトル化を効率良く行える。
報処理装置では、ベクトル命令のＯＰコード部だけでな
く、マスクベクトルをも用いてＡＬＵが実行する演算の
種類を切り換えるようにしたので、ＩＦ文の処理を行う
とき、ＴＨＥＮ節とＥＬＳＥ節の処理を一つのベクトル
命令で行うことが可能となり、ＩＦ文を含むＤＯループ
処理のベクトル化を効率良く行える。
【００２８】また、第２の発明による情報処理装置では
、ベクトル命令のＯＰコード部だけでなく、マスクベク
トルをも用いてどの演算器に演算を行わせるかを切り換
えるようにしたので、ＩＦ文の処理を行うとき、ＴＨＥ
Ｎ節とＥＬＳＥ節の処理を一つのベクトル命令で行うこ
とが可能となり、ＩＦ文を含むＤＯループ処理のベクト
ル化を効率良く行える。
、ベクトル命令のＯＰコード部だけでなく、マスクベク
トルをも用いてどの演算器に演算を行わせるかを切り換
えるようにしたので、ＩＦ文の処理を行うとき、ＴＨＥ
Ｎ節とＥＬＳＥ節の処理を一つのベクトル命令で行うこ
とが可能となり、ＩＦ文を含むＤＯループ処理のベクト
ル化を効率良く行える。
【図１】第１の発明による情報処理装置の一例を示すブ
ロック図である。
ロック図である。
【図２】図１の情報処理装置で実行する命令列を示す図
である。
である。
【図３】第２の発明による情報処理装置の一例を示すブ
ロック図である。
ロック図である。
【図４】図３の情報処理装置で実行する命令列を示す図
である。
である。
【図５】ＩＦ文を含むＤＯループと、従来の情報処理装
置でそのＩＦ文の部分の処理を行う命令列を示す図であ
る。
置でそのＩＦ文の部分の処理を行う命令列を示す図であ
る。
【図６】もう一つのＩＦ文を含むＤＯループと、従来の
情報処理装置でそのＩＦ文の部分の処理を行う命令列を
示す図である。
情報処理装置でそのＩＦ文の部分の処理を行う命令列を
示す図である。
１１，２１ マスクベクトルレジスタ１２，１３，２
２，２３ ベクトルレジスタ１４，１９，２４，３２
〜３４ レジスタ１５，１６，２５，２６ 演算レ
ジスタ１７，２７ エンコーダ １８ ＡＬＵ ２８ 分配器 ２９ 加算器 ３０ 減算器 ３１ 乗算器 ３５ 収集器
２，２３ ベクトルレジスタ１４，１９，２４，３２
〜３４ レジスタ１５，１６，２５，２６ 演算レ
ジスタ１７，２７ エンコーダ １８ ＡＬＵ ２８ 分配器 ２９ 加算器 ３０ 減算器 ３１ 乗算器 ３５ 収集器
Claims (4)
- 【請求項１】マスクベクトルによってベクトルオペラン
ドの演算が制御される情報処理装置において、制御情報
により指定される演算をベクトルオペランドに対して行
うＡＬＵと、前記マスクベクトルと、ベクトル命令の情
報とにもとづいて前記制御情報を生成し、前記ＡＬＵに
出力するＡＬＵ制御手段とを備えたことを特徴とする情
報処理装置。 - 【請求項２】前記ＡＬＵ制御手段は、前記マスクベクト
ルと前記ベクトル命令の情報とを入力とするエンコーダ
により構成されたことを特徴とする請求項１記載の情報
処理装置。 - 【請求項３】マスクベクトルによってベクトルオペラン
ドの演算が制御される情報処理装置において、複数の演
算器と、制御情報にもとづいてベクトルオペランドを前
記演算器に分配する分配手段と、前記制御情報にもとづ
いて前記演算器による演算結果を選択する収集手段と、
前記マスクベクトルと、ベクトル命令の情報とにもとづ
いて前記制御情報を生成し、前記分配手段と前記収集手
段とに出力する制御手段とを備えたことを特徴とする情
報処理装置。 - 【請求項４】前記制御手段は前記マスクベクトルと前記
ベクトル命令の情報とを入力とするエンコーダにより構
成されたことを特徴とする請求項３記載の情報処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12336691A JPH04349570A (ja) | 1991-05-28 | 1991-05-28 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12336691A JPH04349570A (ja) | 1991-05-28 | 1991-05-28 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04349570A true JPH04349570A (ja) | 1992-12-04 |
Family
ID=14858811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12336691A Pending JPH04349570A (ja) | 1991-05-28 | 1991-05-28 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04349570A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175201A (ja) * | 2012-02-24 | 2013-09-05 | Apple Inc | ゼロ述語分岐予測ミスにおける分岐予測ミス振舞い抑制 |
| JP2018049461A (ja) * | 2016-09-21 | 2018-03-29 | 日本電気株式会社 | コンパイル装置、コンパイル方法、および、コンパイルプログラム |
-
1991
- 1991-05-28 JP JP12336691A patent/JPH04349570A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175201A (ja) * | 2012-02-24 | 2013-09-05 | Apple Inc | ゼロ述語分岐予測ミスにおける分岐予測ミス振舞い抑制 |
| JP2018049461A (ja) * | 2016-09-21 | 2018-03-29 | 日本電気株式会社 | コンパイル装置、コンパイル方法、および、コンパイルプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5859789A (en) | Arithmetic unit | |
| JP3541669B2 (ja) | 演算処理装置 | |
| US6922716B2 (en) | Method and apparatus for vector processing | |
| US5261113A (en) | Apparatus and method for single operand register array for vector and scalar data processing operations | |
| US6078941A (en) | Computational structure having multiple stages wherein each stage includes a pair of adders and a multiplexing circuit capable of operating in parallel | |
| US5261063A (en) | Pipeline apparatus having pipeline mode eecuting instructions from plural programs and parallel mode executing instructions from one of the plural programs | |
| EP0147858B1 (en) | Vector processing apparatus | |
| Buchholz | The IBM System/370 vector architecture | |
| CN111381939B (zh) | 多线程处理器中的寄存器文件 | |
| CN111381880B (zh) | 一种处理器、介质和处理器的操作方法 | |
| JP2011096254A (ja) | 乗累算演算を実行するための装置および方法 | |
| JP3829166B2 (ja) | 極長命令語（ｖｌｉｗ）プロセッサ | |
| JP2006529043A (ja) | 飽和あり、または飽和なしで、オペランドの積和を実行するプロセッサ簡約ユニット | |
| US4208722A (en) | Floating point data processing system | |
| US6009450A (en) | Finite field inverse circuit | |
| Padegs et al. | The IBM System/370 vector architecture: Design considerations | |
| US6934938B2 (en) | Method of programming linear graphs for streaming vector computation | |
| US6202141B1 (en) | Method and apparatus for performing vector operation using separate multiplication on odd and even data elements of source vectors | |
| JPH0850545A (ja) | 最小／最大検索命令を有するデジタル処理装置 | |
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| JP2018005369A (ja) | 演算処理装置及び演算処理装置の制御方法 | |
| US5764939A (en) | RISC processor having coprocessor for executing circular mask instruction | |
| JPH04349570A (ja) | 情報処理装置 | |
| US6215504B1 (en) | Line drawing using operand routing and operation selective multimedia extension unit | |
| GB2382886A (en) | Vector Processing System |