JPS6387874A

JPS6387874A - 固体撮像装置

Info

Publication number: JPS6387874A
Application number: JP61231153A
Authority: JP
Inventors: Kayao Takemoto; 一八男竹本; Tetsuro Izawa; 哲朗伊沢; Hiroichi Sokei; 惣慶　博一; Toshiki Suzuki; 鈴木　敏樹
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd; Hitachi Consumer Electronics Co Ltd
Current assignee: Hitachi Ltd; Hitachi Consumer Electronics Co Ltd; Japan Display Inc
Priority date: 1986-10-01
Filing date: 1986-10-01
Publication date: 1988-04-19
Anticipated expiration: 2012-09-24
Also published as: KR880005697A; KR920000298B1; US4866292A; JP2656475B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、固体撮像装置に関するもので、例えば、文
字や図形等の静止画像を撮影する画像人力装置に利用し
て有効な技術に関するものである。

〔従来の技術〕

従来より、フォトダイオードとスイッチＭＯ３ＦＥＴと
の組み合わせからなる固体撮像装置が公知である。この
ような固体撮像装置に関しては、例えば特開昭５６−１
５２３８２号公報がある。

上記固体撮像装置を利用した監視用又は家庭用等のテレ
ビジョンカメラでは、光学レンズに自動絞り機構が設け
られている。

〔発明が解決しようとする問題点〕

上記自動絞り機構部のレンズは、比較的複雑な機械部品
を必要とし、テレビジョンカメラにおけるレンズ部の大
型化及び高コスト化の原因となるとともに応答性が悪い
という問題がある。このため、例えば、文字や図形を認
識するために画像入力装置においては、それを認識する
ための前処理としてのディジタルパターン処理が？Ｊ［
Ｇｍになるものである。すなわち、異なる明度を持つ複
数種類の紙等にそれぞれ描かれた複数の文字又は図形か
らなる文書等の画像を連続して入力する場合、上記紙の
明度に従って得られる画像信号のレベルが区々になって
しまうからである。また、上記自動絞りａ構は、比較的
複雑な機械部品からなるため、機械的機構部分の摩耗に
よる信頼性の点で問題がある。

この発明の目的は、静止画像信号を高速に処理すること
が可能な固体撮像装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
をＷｉ単に説明すれば、下記の通りである。

すなわち、二次元状に配列された複数個の画素セルの信
号を時系列的に出力させる第１の走査回路に加えて、上
記第１の走査回路による垂直走査方向の選択アドレスと
独立したアドレスにより垂直走査方向の選択動作を行う
第２の走査回路を設けてその蓄積時間の制御によって感
度可変にするとともに、この固体撮像回路の感度可変動
作を利用して、その出力信号のピーク値（白レベル）が
−定になるように上記第２の走査回路の走査タイミング
を制御するものである。

〔作　用〕

上記した手段によれば、出力信号のピーク値（白レベル
）が一定になるように、上記第２の走査回路の垂直走査
を行なわれることによって、明度の異なる背景を持つ複
数種類の文書や図面等からの画像信号のレベルを一定に
することが可能となり、そのディジタルパターン化が容
易に行えるものとなる。

〔実施例〕

第３図には、この発明に係る固体撮像装置に用いられ、
その感度を可変にすることができるＴＳＬ　（Ｔｒａｎ
ｓｖｅｒｓａｌＳｉｇｎａｌ　Ｌｉｎｅ　）方式のＭＯ
３型固体撮像回路の一実施例の要部回路図が示されてい
る。同図の各回路素子は、公知の半導体集積回路の製造
技術によって、特に制限されないが、単結晶シリンコン
のような１個の半導体基板上において形成される。同図
における主要な回路ブロックは、半導体チップ上の実際
の幾何学的な配置に合わせて描かれている。

画素アレイＰＤは、４行、２列分が代表として例示的に
示されている。但し、図面が複雑化されてしまうのを防
ぐために、上記４行分のうち、２行分の画素セルに対し
てのみ回路記号が付加されている。１つの画素セルは、
フォトダイオードＤ１と垂直走査線ＶＬ１にそのゲート
が結合されたスイッチＭＯ８ＦＥＴＱ１と、水平走査＆
ｌＬ１にそのゲートが結合されたスイッチＭＯ３ＦＥＴ
Ｑ２の直列回路から措成される。上記フォトダイオ−）
’ＤＩ及びスイッチＭＯ３ＦＥＴＱＩ、Ｑ２からなる画
素セルと同じ行（水平方向）に配置される他の同様な画
素セル（Ｄ２．、Ｑ３．Ｑ４）等の出力ノードは、同図
において横方向に延長される水平信号線Ｈ３Ｉに結合さ
れる。他の行についても上記同様な＠素セルが同様に結
合される。

例示的に示されている水平走査４ｉ　ＨＬ　１は、同図
において縦方向に延長され、同じ列に配置される画素セ
ルのスイッチＭＯ３ＦＥＴＱ２．Ｑ６等のゲートに共通
に結合される。他の列に配置される画素セルも上記同様
に対応する水平走査線）ｆＬ２等に結合される。

この実施例では、固体撮像回路に対して実質的な自動絞
り機能を付加するため、言い換えるならば、フォトダイ
オードに対する実質的な蓄積時間を可変にするため、上
記画素アレイを構成する水平信号線Ｈ３ＩないしＨ３４
等の両端に、それぞれスイッチＭＯ３ＦＥ’Ｔ’Ｑ８、
Ｑ９及びＱ２６、Ｑ２Ｂが設けられる。右端側に配置さ
れる上記スイッチＭＯ３ＦＥＴＱ８、Ｑ９は、上記水平
信号ＩＨ３Ｉ、Ｈ３２をそれぞれ縦方向に延長される出
力線ＶＳに結合させる。この出力線ＶＳは、端子Ｓに結
合され、この端子Ｓを介して外部に設けられるプリアン
プの入力に読み出し信号が伝えられる。また、左端側に
配置される上記スイッチＭＯ３ＦＥＴＱ２６、Ｑ２８は
、上記水平信号線Ｈ３ｌ、Ｈ３２をそれぞれ縦方向に延
長されるダミー（リセット）出力線ＤＶＳに結合させる
。この出力ｖＡＤｖＳは、特に制限されないが、端子Ｒ
Ｖに結合され、必要なら上記ダミー出力線ＤＶＳの信号
を外部に送出できるようにしている。

この実施例では、特に制限されないが、上記各行の水平
信号ｖＡＨ３ＩないしＨ３４には、端子ＲＰから水平帰
線期間において供給されるリセット信号によってオン状
態にされるスイッチＭＯ３ＦＥＴＱ２７、Ｑ２９等が設
けられる。これらのＭＯ３ＦＥＴＱ２７、Ｑ２９等のオ
ン状態によって、上記端子ＲＶからダミー出力＆？、　
Ｄ　Ｖ　Ｓを介して一定のバイアス電圧が各水平信号線
Ｈ３ＩないしＨ８４に与えられる。上記のようなリセッ
ト用ＭＯ３ＦＥＴＱ２７、Ｑ２９等が設けられる理由は
、次の通りである。上記水平信号線Ｈ３ＩないしＨ８４
に結合されるスイッチＭＯ３ＦＥＴのドレイン等の半導
体領域も感光性を持つことがあり、このような寄生フォ
トダイオードにより形成される偽信号（スメア、ブルー
ミング）が、非選択時にフローティング状態にされる水
平信号線に蓄積される。そこでこの実施例では、上述の
ように水平帰線期間を利用して、全ての水平信号線Ｈ３
ＩないしＨ３４を所定のバイアス電圧ＶＢにリセットす
るものである。これにより、選択される水平信号線に関
しては、常に上記偽信号をリセットした状態から画素信
号を取り出すものであるため、出力される画像信号に含
まれる偽信号を大幅に低減できる。なお、上記偽信号（
スメア、ブルーミング）に関しては、例えば、特開昭５
７−１７２７６号公報に詳細に述べられている。

上記水平走査ｗＡ）（Ｔ、１ないしＨｌ、２等には、水
平シフトレジスタＨ３Ｒにより形成された水平走査信号
が供給される。

上記画素アレイＰＤにおける垂直選択動作（水平走査動
作）を行う走査回路は、次の各回路により構成される。

この実施例では、上記画素アレイＰＤの水平信号線Ｈ３
ＩないしＨ３４等の両端に、一対のスイッチＭＯ３ＦＥ
ＴＱＢ、Ｑ９等及びスイッチＭＯ３ＦＥＴＱ２６、Ｑ２
Ｂ等が設けられることに対応して一対の走査回路が設け
られる。

この実施例では、産業用途にも適用可能とするため、イ
ンタレースモードの他に選択的な２行間時走査、ノンイ
ンタレースモードでの走査を可能にしている０画素アレ
イＰＤの右側には、次のような走査回路が設けられる。

垂直シフトレジスタＶＳＲは、読み出し用に用いられる
出力信号ｓｖ１、ＳＶ２等を形成する。これらの出力信
号ＳＶ１、ＳＶ２等は、インタレースゲート回路ＩＴＧ
及び駆動回路ＶＤを介して上記垂直走査線ＶＬＩないし
ＶＬ４及びスイッチＭＯ３ＦＥＴＱ８．Ｑ９等のゲート
に供給されろ。

上記インタレースゲート回路ｔＴＧは、インタレースモ
ードでの垂直選択動作（水平走査動作）を行うため、第
１　（奇数）フィールドでは、垂直走査線ＶＬＩないし
Ｖ　Ｌ　４には、隣接する垂直走査線ＶＬＩ、ＶＬ２と
ＶＬ３の組み合わせで同時選択される。すなわち、奇数
フィールド信号ＦＡによって制御されるスイッチＭＯ３
ＦＥＴＱ１Ｂにより、垂直シフトレジスタＶＳＲの出力
信号Ｓｖ１は、水平信号線Ｈ３Ｉを選択する垂直走査線
ＶＬＩに出力される。同様に、信号ＦＡによって制御さ
れるスイッチＭＯ３ＦＥＴＱ２０とＱ２２によって、垂
直シフトレジスタＶＳＲの出力信号ＳＶ２は、水平信号
＆’１Ｈ３２とＨ２Ｓを同時選択するよう垂直走査線Ｖ
Ｌ２とＶＬ３に出力される。

以下同様な順序の組み合わせからなる一対の水平信号線
の選択信号が形成される。

また、第２（偶数）フィールドでは、垂直走査線■Ｌ１
ないしＶＬ４には、隣接する垂直走査線ＶＬＩとＶＬ２
及びＶＬ３とＶＬ４（７）組み合わせで同時選択される
。すなわち、偶数フィールド信号ＦＢによって制御され
るスイッチＭＯ３ＦＥＴＱ１９とＱ２１により、垂直シ
フトレジスタｖＳＲの出力信号Ｓｖ１は、水平信号線Ｈ
３ＩとＨ３２を選択する垂直走査％１ＶＬ１とＶＬ２に
出力される。同様に、信号ＦＢによって制御されるスイ
ッチＭｏ　Ｓ　Ｆ　ＥＴＱ　２３とＱ２５によって、垂
直シフトレジスタＶＳＲの出力信号ＳＶ２は、水平信号
線Ｈ３３とＨ５４を同時選択するよう垂直走査線ＶＬ３
とＶＬ４に出力される。以下同様な順序の組み合わせか
らなる一対の水平信号線の選択信号が形成される。

上記のようなインタレースゲート回路ＩＴＧと、次の駆
動回路ＤＶとによって、以下に説明するような複数種類
の水平走査動作が実現される。

上記１つの垂直走査線ＶＬＩに対応されたインタレース
ゲート回路ＩＴＧからの出力信号は、スイッチＭｏ　Ｓ
　Ｆ　ＥＴＱ　１４とＱ１５のゲートに供給される。こ
れらのスイッチＭＯ３ＦＥＴＱＩ　４とＱ１５の共通化
されたドレイン電極は、端子■３に結合される。上記ス
イッチＭＯＳ　Ｆ　ＥＴＱ　１４は、端子ｖ３から供給
される信号を上記垂直走査ｖＡｖＬ１に供給する。また
、スイッチＭＯ３ＦＥＴＱ１５は、上記端子■３から供
給される信号を水平信号線Ｈ３Ｉを出力線ＶＳに結合さ
れるスイッチＭＯ３ＦＥＴＱ８のゲートに供給される。

また、出力信号のハイレベルがスイッチＭＯ３ＦＥＴＱ
１４、Ｑ１５によるしきい値電圧分だけ低下してしまう
のを防止するため、特に制限されないが、ＭＯ３ＦＥＴ
ＱＩ　４のゲートと、ＭＯ３ＦＥＴＱ１５の出力側（ソ
ース側）との間にキャパシタＣ１が設けられる。これに
よって、インタレースゲート回路ＩＴＧからの出力信号
がハイレベルにされるとき、端子Ｖ３の電位をロウレベ
ルにしておいてキャパシタＣ１にプリチャージを行う。

この後、端子■３の電位をハイレベルにすると、キャパ
シタＣ１によるブートストラップ作用によって上記ＭＯ
３ＦＥＴＱＩ　４及びＱ１５のゲート電圧を昇圧させる
ことができる。

上記垂直走査線ＶＬＩに隣接する垂直走査線■Ｌ２に対
応されたインクレースゲート回路ｒＴＧからの出力信号
は、スイッチＭＯ３ＦＥＴＱ１６とＱ１７のゲートに供
給される。これらのスイッチＭＯ３ＦＥＴＱＩ　６とＱ
１７の共通化されたドレイン電極は、端子■４に結合さ
れる。上記スイッチＭＯ３Ｆ　Ｆ、ＴＱ　１６は、端子
ｖ４から供給される信号を上記垂直走査線ＶＬ２に供給
する。また、スイッチＭＯ３ＦＥＴＱＩ　７は、上記端
子■４から供給される信号を水平信号線Ｈ３２を出力線
ｖＳに結合されるスイッチＭＯ３ＦＥＴＱ９のゲートに
供給される。また、出力信号のハイレベルがスイッチＭ
Ｏ３ＦＥＴＱＩ　６、Ｑ１７によるしきい値電圧分だけ
低下してしまうのを防止するため、特に制限されないが
、ＭＯ３ＦＥＴＱＩ　６のゲートと、ＭＯ３ＦＥＴＱ１
７の出力側（ソース側）との間にキャパシタＣ２が設け
られる。これによって、上記同様なタイミングで端子ｖ
４の電位を変化させることによりキャパシタＣ２による
ブートストラップ作用によって上記ＭＯ３ＦＥＴＱ１６
及びＱ１６のゲート電圧を昇圧させることができる。

上記端子ｖ３は、奇数番目の垂直走査線（水平信号線）
に対応した駆動用のスイッチＭＯ３ＦＥＴに対して共通
に設けられ、端子■４は偶数番目の垂直走査線（水平信
号線）に対して共通に設けられる。

以上のことから理解されるように、端子■３とｖ４に択
一的にタイミング信号を供給すること及び上記インクレ
ースゲート回路ＩＴＧによる２行同時選択動作との組み
合わせによって、インクレースモードによる読み出し動
作が可能になる。例えば、奇数フィールドＦＡのとき、
端子ｖ４を口ウレベルにしておいて、端子ｖ３に上記垂
直シフトレジスタＶＳＲの動作と同期したタイミング信
号を供給することによって、垂直走査線（水平信号線）
をＶＬＩ　（Ｈ３Ｉ）　、Ｖｌ３　（Ｈ３３）の順に選
択することができる。また、偶数フィールドＦＢのとき
、端子ｖ３をロウレベルにしておいて、端子■４に上記
垂直シフトレジスタＶＳＲの動作と同期したタイミング
信号を供給することによって、垂直走査線（水平信号線
）をＶｌ２（Ｈ８２）、Ｖｌ４（Ｈ８４）の順に選択す
ることができる。

一方、上記端子■３とｖ４を同時に上記同様にハイレベ
ルにすれば、上記インクレースゲート回路ＩＴＧからの
出力信号に応じ、て、２行同時走査を行うことができる
。この場合、上記のように２つのフィールド信号ＦＡと
ＦＢによる２つの画面毎に出力される２つの行の組み合
わせが１行分上下にシフトされるることにより、空間的
重（Ｃ，ｓの上下シフト、言い換えるならば、等価的な
インタレースモードが実現される。

さらに、例えばＦＢ信号のみをハイレベルにして、１つ
の垂直走査タイミングで、水平シフトレジスタＨ３Ｒを
２回動作させて、それに同期して端子ｖ３と■４をハイ
レベルにさせることによって、ＶＬＩ、Ｖｌ２．Ｖｌ３
．Ｖｌ４（７）順のようにノンインクレースモードでの
選択動作を実現できる。この場合、より高画質とするた
めに、水平シフトレジスタＨ３Ｒ及び垂直シフトレジス
タ■ＳＲに供給されるクロックが２倍の周波数にされる
ことが望ましい、すなわち、端子Ｈ１とＨ２及び端子■
１とｖ２から水平シフトレジスタＨ３Ｒ及び垂直シフト
レジスタＶＳＲに供給されるクロック信号の周波数を２
倍の高い周波数にすることによって、１秒間に６０枚の
画像をノンインクレース方式により読み出すことができ
る。なお、端子ＨＥＮ及びＶＩＮは、上記シフトレジス
タＨ３Ｒ，ＶＳＲによってそれぞれシフトされる入力信
号を供給する端子であり、入力信号が供給された時点か
らシフトレジスタのシフトが開始される。

このため、上記インクレースゲート回路ＩＴＧ及び入力
端子Ｖ３．Ｖ４に供給される入力信号の組み合わせによ
って、上記２行同時読み出し、インタレース走査、ノン
インタレース走査等を行う場合には、出力信号の垂直方
向の上下関係が逆転せぬよう、上記シフトレジスタＶＳ
Ｒの入力信号の供給の際にタイミング的な配慮が必要で
ある。

また、上記各垂直走査線ＶＬＩ及びそれに対応したスイ
ッチＭＯ３ＦＥＴＱ８のゲートと回路の接地電位点との
間には、リセット用ＭＯ３ＦＥＴＱＩＯとＱｌｌが設け
られる。これらのリセット用ＭＯ３ＦＥＴＱＩＯとＱｌ
ｌは、他の垂直走査線及びスイッチＭＯ３ＦＥＴに対応
して設けられるリセット用ＭＯＳ　Ｆ　ＥＴと共通に端
子ｖ２から供給されるクロック信号を受けて、上記選択
状態の垂直走査線及びスイッチＭＯＳ　Ｆ　ＥＴのゲー
ト電位を高速にロウレベルに引き抜（ものである。

この実施例では、悪魔可変機能を付加するために、感度
制御用の垂直シフトレジスタＶＳＲＥ。

インタレースゲート回路ＩＴＧＥ及び駆動回路ＤＶＥが
設けられる。これらの感度制御用の各回路は、特に制限
されないが、上記画素アレイＰＤに対して、左側に配置
される。これらの垂直シフトレジスタＶ　Ｓ　ＲＥ、イ
ンクレースゲート回路ＩＴＧ及び駆動回路ＤＶＥは、上
記読み出し用の垂直シフトレジスタＶＳＲ，インタレー
スゲート回路ＩＴＧ及び駆動回路ＤＶと同様な回路によ
り構成される。端子ＶＩＥないしＶ４Ｅ及びＶＩＮＢ並
びにＦＡＥ、ＡＢＥからそれぞれ上記同様なタイミング
信号が供給される。この場合、上記読み出し用の垂直シ
フトレジスタＶＳＲと上記感度可変用の垂直シフトレジ
スタＶＳＲＥとを同期したタイミングでのシフト動作を
行わせるため、特に制限されないが、端子ｖＩＥと■１
及びＶ２ＥとＶ２には、同じクロック信号が供給される
。したがって、上記端子ＶＩＥとＶｌ及びＶ２Ｅと■２
とは、内部回路により共通化するものであってもよい、
上記のように独自の端子ＶＩＥ及びＶ２Ｅを設けた理由
は、この固体撮像装置を手動絞りや従来の機械的絞り機
能を持つテレビジョンカメラに適用可能にするためのも
のである。このように感度可変動作を行わない場合、上
記端子ＶＩＢ及びＶ２Ｅを回路の接地電位のようなロウ
レベルにすること等によって、上記垂直シフトレジスタ
ｖＳＲＥの無駄な消費電力の発生をおさえるよう配慮さ
れている。

次に、この実施例の固体撮像回路における感度制御動作
を説明する。

説明を簡単にするために、上記ノンインタレースモード
による垂直走査動作を例にして、以下説明する。例えば
、感度制御用の垂直シフトレジスタＶＳＲＥ、インタレ
ースゲート回路ＩＴＧＥ及び駆動回路ＤＶＥによって、
読み出し用の垂直シフトレジスタＶＳＲ，インタレース
ゲート回路■ＴＧ及び駆動回路ＤＶによる第１行目（垂
直走査線■Ｌ１、水平信号線Ｈ３１）の読み出しに並行
して、第４行目（垂直走査線ＶＬ４、水平信号線Ｈ３４
）の選択動作を行わせる。これによって、水平シフトレ
ジスタＨ３Ｒにより形成される水平走査線ＨＬＩ、ＨＬ
２等の選択動作に同期して、出力信号線ＶＳには第１行
目におけるフォトダイオードＤ１、Ｄ２等に蓄積された
光信号が時系列的に読み出される。この読み出し動作は
、端子Ｓから負荷抵抗を介した上記光信号に対応した電
流の供給によって行われ、読み出し動作と同時にプリチ
ャージ（リセット）動作が行われる。同様な動作が、第
４行目におけるフォトダイオードにおいても行われる。

この場合、上記のような感度可変用の走査回路（ＶＳＲ
Ｅ、ＩＴＧＥＳＤＶＥ）によって、第４行目の読み出し
動作は、ダミー出力線ＤＶＳに対して行われる。感度制
御動作のみを行う場合、端子ＲＶには端子Ｓと同じバイ
アス電圧が与えられている。これによって、第４行目の
各画素セルに既に蓄積された光信号の掃き出し、言い換
えるならば、リセット動作が行われる。

したがって、上記垂直走査動作によって、読み出し用の
垂直シフトレジスタＶＳＲ，インクレースゲート回路Ｉ
ＴＣ及び駆動回路ＤＶによる第４行目（垂直走査線ＶＬ
４、水平信号線Ｈ３４）の読み出し動作は、上記第１行
ないし第３行の読み出し動作の後に行われるから、第４
行目に配置される画素セルのフォトダイオードの蓄積時
間は、３行分の画素セルの読み出し時間となる。

上記に代えて、感度制御用の垂直シフトレジスタＶＳＲ
Ｅ、インクレースゲート回路ＩＴＧＥ及び駆動回路ＤＶ
Ｅによって、読み出し用の垂直シフトレジスタＶＳＲ，
インクレースゲート回路ＩＴＧ及び駆動回路ＤＶによる
第１行目（垂直走査綿ＶＬ　１、水平信号線Ｈ３１）の
読み出しに並行して、第２行目（垂直走査線ＶＬ２、水
平信号線Ｈ３２）の選択動作を行わせる。これによって
、水平シフトレジスタＨ３Ｒにより形成される水平走査
線Ｈ１，１，ＨＬ２等の選択動作に同期して、出力信号
線■Ｓには第１行目におけるフォトダイオードＤ１、Ｄ
２等に蓄積された光信号が時系列的に読み出される。こ
の読み出し動作は、端子Ｓから負荷抵抗を介した上記光
信号に対応した電流の供給によって行われ、読み出し動
作と同時にプリチャージ（リセット）動作が行われる。

同様な動作が、第２行目におけるフォトダイオードＤ３
、Ｄ４等においても行われる。これによって、上記第１
行目の読み出し動作と並行して第２行目の各画素セルに
既に蓄積された光信号の掃き出し動作が行われる。した
がって、上記垂直走査動作によって、読み出し用の垂直
シフトレジスタＶＳＲ、インクレースゲート回路ＩＴＧ
及び駆動回路ＤＶによる第２行目（垂直走査線ＶＬ２、
水平信号線Ｈ３２）の読み出し動作は、上記第１行の読
み出し動作の後に行われるから、第２行目に配置される
画素セルのフォトダイオードの蓄積時間は、１行分の画
素セルの読み出し時間となる。これによって、上記の場
合に比べて、フォトダイオードの実質的な蓄積時間を１
７３に減少させること、言い換えるならば、感度を１／
３に低くできる。

上述のように、感度制御用の走査回路によって行われる
先行する垂直走査動作によってその行の画素セルがリセ
ットされるから、そのリセット動作から上記読み出し用
の走査回路による実際な読み出しが行われるまでの時間
が、フォトダイオードに対する蓄積時間とされる。した
がって、５２５行からなる画素アレイにあっては、上記
両垂直走査回路による異なるアドレス指定と共通の水平
走査回路による画素セルの選択動作によって、１行分の
読み出し時間を単位（最小）として最大５２５までの多
段階にわたる蓄積時間、言い換えるならば、５２５段階
にわたる感度の設定を行うことができる。ただし、受光
面照度の変化が、上記１画面を構成する走査時間に対し
て無視でき、実質的に一定の光がフォトダイオードに入
射しているものとする。なお、最大感度（５２５）は、
上記感度制御用の走査回路は非動作状態のときに得られ
る。

第１図には、上記固体撮像回路を用いた、静止画像入力
用の固体撮像装置の一実施例のブロック図が示されてい
る。

固体撮像回路ＭＩＤは、上記第３図に示したような感度
可変機能を持つものである。この固体撮像回路ＭＩＤか
ら出力される読み出し信号は、プリアンプによって増幅
される。この増幅信号ＶｏｕＬは、一方において図示し
ない信号処理回路に供給され、例えばディジタルパター
ン化と、そのパターン認識処理が行われる。上記増幅信
号Ｖｏｕｔは、他方において自動絞り制御用に利用され
る。

すなわち、上記増幅信号Ｖｏｕｔは、ピーク検波回路Ｄ
ＥＴにより検波される。このピーク検波回路ＤＥＴは、
上記増幅信号Ｖｏｕｔのピーク値（白レベル）を検出し
て保持する。このピーク検波回路ＤＥＴにより検出され
た白レベルに対応した出力電圧ＶＤは、特に制限されな
いが、電圧比較回路ＶＣに入力される。電圧比較回路Ｖ
Ｃは、一定の基準電圧Ｖｒｅｆを参照して上記出力電圧
ＶＤの大小を検出する。例えば、上記基準電圧Ｖｒｅｆ
に対して上記出力電圧ＶＤが大きいなら、ハイレベルの
出力信号を形成し、上記基ｆ＄雷電圧　ｒｅｆに対して
上記出力電圧ＶＤが小さいなら、ロウし・ベルの出力信
号を形成する。

感度制御回路は、上記電圧検出回路ＶＣの出力信号に従
って、固体撮像回路ＭＩＤに前述のような走査タイミン
グを制御ｌするクロック信号を供給する駆動回路からの
信号ＶＩＮ、及び■１等を受けて、固体撮像回路ＭＩＤ
の読み出しタイミングを参照して、それに実質的に先行
する信号ＶＩＮＥを形成する。すなわち、上記タイミン
グ信号ＶＩＮを基準にして、必要な絞り量（感度）に対
応した先行するタイミング信号ＶＩＮＥを形成するもの
であるため、実際には上記タイミング信号ＶＩＮに遅れ
て信号Ｖ　ｒＮＥが形成される。しかしながら、繰り返
し走査が行われるため、上記信号ＶＩＮＥからみると、
次の画面の走査では信号ＶＴＮが遅れるものとされる。

すなわち、タイミング信号ＶＩＮに対して１行分遅れて
タイミング信号ＶＩＮＥを発生すると、次の走査画面で
は、タイミング信号Ｖ　Ｔ　Ｎ　Ｅは、タイミング信号
ＶＩＮに対して５２４行分先行するタイミング信号とみ
なされる。上記タイミング信号ＶＩＮ及びＶＩＮＥによ
って、各垂直シフトレジスタＶＳＲ及びＶＳＲＨのシフ
ト動作が開始されるから、前述のような感度可変動作が
行われる。

感度制御回路は、上記電圧比較回路ＶＣによって所望の
白レベルに相当するｉ′！＄＝圧Ｖ　ｒｅｆと、上記ピ
ーク検波回路ＤＥＴからの出力電圧Ｖ　Ｄとを比較して
、その大小に応じて１段階づつ絞り量を変化させる。ま
たは、その応答性を高くするために、上記５２５段階の
絞り量を２値化信号に対応させておいて、その最上位ビ
ットから上記電圧比較回路ＶＣの出力信号に応じて決定
する。例えば、約１／２の絞り量（感度２５６）を基準
にして、ピーク検波回路ＤＥＴの信号が基準電圧より大
きいときには１／４（感度１２８）に、小さいときには
３／４（感度３８４）とし、以下、それぞれの半分づつ
の絞り量を決定する。これによって、感度５２５段階の
中から１つの最適絞り量を１０回の設定動作によって得
ることができる。上記絞り量の設定動作、言い換えるな
らば、感度制御用の垂直シフトレジスタＶＳＲＥの初期
設定動作（ＶＩＮＥ）を垂直帰線期間において行うもの
とすると、１０枚分の画面からの読み出し信号動作に応
じて最適絞り量、言いえるならば、画像出力信号Ｖｏｕ
ｔの白レベルを設定することができるものとなる。

この実施例の固体撮像装置では、上記固体撮像回路ＭＩ
Ｄのからの画像′出力信号Ｖｏｕｔのピーク値（白レベ
ル）を検出して、その感度可変機能を利用して所望の白
レベルに自動設定するものであるため、紙質等によるそ
の背景明度が異なる文字又は図形等が描かれた複数の静
止画像に対して白レベルを一定にできる。これによって
、上記画像出力信号画像出力信号Ｖｏｕｔのディジタル
パターン処理が極めて簡単に行える。また、上記感度可
変制御は電気的に行え、その応答性が良いため上記ディ
ジタルパターン処理の簡素化と相俟って画像入力を高速
に行えるものとなる。

また、感動制御回路やピーク検波回路及び電圧比較回路
も、半導体集積回路化できるから、画像入力用の固体撮
像装置の小型軽量化を図ることができるものとなる。

第２図には、上記感度制御回路に設けられる感度制御用
の信号発生回路の一実施例のブロック図が示されている
。

上記のように５２５段階の感度制御を行うためには、信
号ｖＩＮに対して１ないし５２４行分にわたって位相が
異なるように設定できる信号■！ＮＥを形成することが
必要とされる。そして、上記のようにインクレースモー
ドにおける奇数フィールドと偶数フィールドに対応して
、それぞれ上記工ないし５２４行分にわたって位相が異
なるように設定できる信号ＶＩＮＥを形成することが必
要とされる。このため、１０ビツトのバイナリ−カウン
タ回路が２つ必要になってしまう。

この実施例では、上記感度設定用のカウンタ回路を簡素
化するために、次の各回路が設けられる。

上記電圧比較回路ＶＣの出力信号に基づいて形成される
感度制御データＤＡＴＡは、演算回路ＡＵに供給される
。この演算回路ＡＵは、上記指定された感度Ｘから２６
３を減算する。この減算結果が負（Ｘ−２６３＜Ｏ）な
ら制御信号Ｃをロウレベルにするとともに上記感度Ｘを
そのまま出力する。また、このときには、感度制御用の
奇数フィールド信号ＦＡＥをハイレベルにする。一方、
減算結果が正（Ｘ−２６３≧Ｏ）なら、上記制御信号Ｃ
をハイレベルにするともとに、その減算結果（Ｘ−２６
３）を出力する。また、このときには感度制御用の偶数
フィールド信号ＦＢＥをハイレベルにする。ダウンカウ
ンタ回路ＤＷＣＴは、上記出力信号Ｘ又はＸ−２６３が
初期値として入力される。このダウンカウンタ回路ＤＷ
ＣＴは、９ビツトのカウンタ回路からなり、上記初期値
に応じた計数動作を行う。

上記制御信号Ｃはアンド（ＡＮＤ）ゲート回路Ｇ１に供
給される。このアンドゲート回路Ｇ１の他方の入力には
、読み出し用の奇数フィールド信号ＦＡが供給される。

そして、このゲート回路Ｇ１の出力信号は、スイッチＳ
Ｗの切り換えを指示する。すなわち、スイッチＳＷは、
奇数フィールドＦＡのとき、上記減算結果が正なら同図
に示すように接点す側に接続させる。これに応じて、信
号ＶＩＮを受ける遅延回路ＤＬによって形成される１行
分遅れた信号ＶＩＮ’が上記ダウンカウンタ回路ＤＷＣ
Ｔに入力される。また、スイッチＳＷは、上記制御信号
Ｃがロウレベルか、又は偶数フィールドなら接点ａ側に
切り換える。これに応じて、信号ＶＩＮが上記ダウンカ
ウンタ回路ＤＷＣＴに供給される。ダウンカウンタ回路
ＤＷＣＴは、上記スイッチＳＷを通した信号Ｖ　Ｉ　Ｎ
’又はＶＩＮを受けて、垂直シフトレジスタＶＳＲに供
給されるクロック信号■１の計数動作を開始する。

このダウンカウンタ回路ＤＷＣＴの出力が零にされたタ
イミングで、上記感度制御用の信号ＶＩＮＥが発生され
る。これによって、１０ビツトからなるダウンカウンタ
回路ＤＷＣＴにより、奇数及び偶数フィールドに対応し
た感度制御用のタイミング信号ＶＩＮＥを形成すること
ができる。

次に、第４図に示したタイミング図を参照して、上記第
２図に示したブロック図の感度設定動作を説明する。

例゛えば、感度Ｘを２６４に設定するとき、演算回路Ａ
Ｕは、２６４−２６３の減算結果（１）をダウンカウン
回路ＤＷＣＴにプリセットする。また、偶数フィールド
ＦＢＥをハイレベルにして偶数フィールドに対応した感
度設定用の垂直シフトレジスタＶＳＲＥに対する入力信
号ＶＩＮＥの設定であることを指示する。すなわち、読
み出し用の奇数フィールド用の入力信号ＶＩＮを用いて
偶数フィールドの感度設定を行うことを指示する。

上記読み出し用の奇数フィールドＦＡの信号によってス
イッチＳＷは接点す側に接続される。それ故、入力信号
ＶＩＮを遅延回路ＤＬによって１行分遅れた信号ＶＴＮ
”が供給されたとき、ダウンカウンタ回路ＤＷＣＴは、
その計数動作を開始する。したがって、出力信号ＶＩＮ
Ｅは上記計数値１のダウン計数後、言い換えるならば、
入力信号ＶＩＮに対して２行分遅れて発生される。この
信号ＶＩＮＥは、上記のように偶数フィールドＦＢＥに
対応したものであるので、それを基準にすると、読み出
し用の偶数フィールドＦＢの入力信号ｖＩＮに対して２
６３−２＝２６１　　（行）先行して感度制御用垂直シ
フトレジスタＶＳＲＥがシフト動作を行うものとなる。

これによって、最初の１フレームにおける偶数フィール
ドの読み出し動作に対して２６１　　（５２５−２６４
）行分の走査時間に対応した蓄積時間（感度）の設定が
行われる。

また、次のフレームにおける奇数フィールドに対応して
演算回路ＡＵは、２６４−２６３の減算結果（１）をダ
ウンカンウタ回路ＤＷＣＴにプリセントする。偶数フィ
ールドでは信号ＦＡのロウレベルによってスイッチＳＷ
は接点ａ側に切り換えられる。それ故、ダウンカウンタ
回路ＤＷＣＴは、入力信号ＶＩＮがそのまま供給された
とき、その計数動作を開始する。したがって、出力信号
ＶＩＮＥは入力信号ＶＩＮを基準にして上記計数値１の
ダウン計数後、言い換えるならば、偶数フィールドに対
応した入力信号ＶＩＮに対して１行分遅れて発生される
。この信号ＶＩＮＥを基準にすると、次のフレームにお
ける奇数フィールドＦＡ（７）入力信号ＶＩＮに対して
２６２−１＝２６１（行）先行して感度制御用垂直シフ
トレジスタ■ＳＲＥがシフト動作を行うものとなる。す
なわち、　・上記同様に奇数フィールドの読み出し動作
に対して２６１　（５２５−２６４）行分の走査時間に
対応した蓄積時間（感度）の設定が行われる。

これに対して、例えば感度Ｘを２６０に設定するとき、
演算回路ＡＵは２６０−２６３の減算結果（−３）が負
であることに応じて、上記感度２６０をそのままダウン
カンウタ回路ＤＷＣＴにプリセットする。また、奇数フ
ィールドＦＡＥをハイにベルにして奇数フィールドに対
応した感度設定用の垂直シフトレジスタＶＳＲＥに対す
る入力信号ＶＩＮＨの設定であることを指示する。すな
わち、読み出し用の奇数フィールド用の入力信号ＶＩＮ
を用いて次のフレームにおける奇数フィールドの感度設
定を行うことを指示する。さらに、上記制御信号Ｃがロ
ウレベルにされる。これによって、スイッチＳＷは接点
ａ側に接続される。それ故、入力信号ＶｒＮが供給され
たとき、ダウンカウンタ回路ＤＷＣＴは、その計数動作
を開始する。したがって、出力信号ＶＩＮＥは上記計数
値２６０のダウン計数後、言い換えるならば、入力信号
ＶＩＮに対して２６０行分遅れて発生される。

この信号ＶＩＮＢを基準にして、次のフレームでの奇数
フィールドＦＡの入力信号ＶＩＮに対して５２５−２６
０＝２６５　（行）先行して感度制御用垂直シフトレジ
スタＶＳＲＥがシフト動作を行うものとなる。すなわち
、次のフレームにおける奇数フィールドの読み出し動作
に対して２６５行分の走査時間に対応した蓄積時間（感
度）の設定が行われる。

また、偶数フィールドに対応して演算回路ＡＵは、上記
同様に感度２６０をそのままダウンカンウタ回路ＤＷＣ
Ｔにブリセントする。また、偶数フィールドＦＢＥをハ
イレベルにして偶数フィールドに対応した感度設定用の
垂直シフトレジスタＶＳＲＦ、に対する入力信号ＶＩＮ
Ｅの設定であることを指示する。すなわち、読み出し用
の偶数フィールド用の入力信号ＶＩＮを用いて次のフレ
ームにおける偶数フィールドの感度設定を行うことを指
示する。以下の動作は、上記奇数フィールドでの感度設
定と同様であるので、その説明を省略する。

このように、上記設定ｇＨｘと、実際の固体過像装置Ｍ
ＩＤの感度Ｙとは補数（Ｙ＝５２５−Ｘ）の関係にある
。　　− 上記の実施例から得られる作用効果は、下記の通りであ
る。

（１に次元状に配列された複数個の画素セルの信号を時
系列的に出力させる第１の走査回路に加えて、上記第１
の走査回路による垂直走査方向の選択アドレスと独立し
たアドレスにより垂直走査方向の選択動作を行う第２の
走査回路を設けてその蓄積時間の制御によって感度可変
にするとともに、この固体撮像回路の感度可変動作を利
用して、その出力信号のピーク値（白レベル）が一定に
なるように上記第２の走査回路の走査タイミングを制御
することによって、紙質が異なること等による背景明度
の異なる複数種類の文書・や図面等からの画像信号の基
準レベルとしての白レベルを一定にすることが可能とな
り、そのディジタルパターン化が容易に行えるという効
果が得られる。

（２）上記感度は、１画面毎に変化させることができる
から、応答性を高くできる。これによって、上記（１）
と相俟って静止画像の入力を高速に行うことができると
いう効果が得られる。

（３）レンズに機械的な絞り機構を用いることなく、電
子回路による自動絞りを利用するものであるので、画素
入力装置の小型軽量化を図ることができるという効果が
得られる。

（４）悪魔可変機能が電子回路により行われるものであ
るから画像入力装この高信頼性を実現することができる
という効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば、第３図の実施例
回路において、インタレースゲート回路や駆動回路は、
その走査方式に応じて種々の実施形態を採ることができ
る。また、水平期間期間を利用して、感度設定用の中間
走査動作を行うようにするものであってもよい。

また、静止画像の白レベルが、ノイズ等のピーク値によ
って影響されないようにするため、ピーク検波回路ＤＥ
Ｔに供給される画像信号は、ロウパスフィルタによって
、上記ノイズ性の白レベルを除去するようにするもので
あってもよい。ピーク検波回路の具体的構成は、その入
力信号の最大レベルを検出して保持する動作を行うもの
であれば何であってもよい。この場合、上記保持された
ピーク値は、異なる画像毎にリセットされるものである
。また、この発明に利用される固体撮像回路は、上記Ｍ
Ｏ３型面体撮像装置の他、例えばＣＣＤ（電荷移送素子
）を用いたものにも適用できる。すなわち、読み出しが
行われる行に対して先行する行におけるフォトダイオー
ドの電荷を掃き出させるリセット回路を付加し、このリ
セット回路を感度設定用の走査回路により動作状態にす
ればよい。

この発明は、静止画像用の画像入力装置や、口　　ｄポ
ットの眼としての固体描像装置に広く利用できるもので
ある。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、二次元状に配列された複数個の画素セルの
信号を時系列的に出力させる第１の走査回路に加えて、
上記第１の走査回路による垂直走査方向の選択アドレス
と独立したアドレスにより垂直走査方向の選択動作を行
う第２の走査回路を設けてその蓄積時間の制御によって
感度可変にするとともに、この固体撮像回路の感度可変
動作を利用して、その出力信号のピーク値（白レベル）
が一定になるように上記第２の走査回路の走査タイミン
グを制御することによって、紙質の相違等による背景明
度の異なる複数種類の文書や図面等からの画像信号の白
レベル（基準レベル）を一定にすることが可能となり、
そのディジタルパターン化が容易に行える。

【図面の簡単な説明】

第１図は、この発明に係る固体撮像装置の一実施例を示
すブロック図、第２図は、その感度制御回路に用いられる感度設定用の
信号発生回路の一実施例を示すブロック図、第３図は、この発明に用いられる感度可変機能を持つ固
体描像回路の一実施例を示す要因回路図、第４図は、上
記第２図に示した信号発生回路による感度制御動作の一
例を説明するためのタイミング図である。ＰＤ・・画素アレイ、ＶＳＲ・・読み出し用垂直シフト
レジスタ、ＩＴＧ・・読み出し用インクレースゲート回
路、ＤＶ・・読み出し用駆動回路、ＶＳＲＥ・・感度設
定用垂直シフトレジスタ、■ＴＧＥ・・感度設定用イン
タレースゲート回路、ＤＶＥ・・感度設定用駆動回路、
Ｈ３Ｒ・・水平シフトレジスタ、ＭＩＤ・・固体揚傷回
路、ＤＥＴ・・ピーク検波回路、ＶＣ・・電圧比較回路
、ＡＵ・・演算回路、ＤＷＣＴ・・ダウンカウンタ回路
、ＤＬ・・遅延回路、ＳＷ・・スイッチ第　１　図第２図

Claims

【特許請求の範囲】１、二次元状に配列された複数個の画素セルの信号を時
系列的に出力させる第１の走査回路と、上記第１の走査
回路による垂直走査方向の選択アドレスと独立したアド
レスにより垂直走査方向の選択動作を行う第２の走査回
路とを含む固体撮像回路と、上記固体撮像回路の出力信
号を受け、その最大値を検出する検波回路と、この検波
回路の出力信号が所望の電圧になるように上記第１の走
査回路による垂直走査に対して先行して上記第２の走査
回路による垂直走査動作を行わせる感度制御回路とを含
むことを特徴とする固体撮像装置。２、上記固体撮像回路を構成する上記二次元状に配置さ
れる画素セルは、光電変換素子と垂直走査線にその制御
端子が結合されるスイッチ素子及び水平走査線にその制
御端子が結合されるスイッチ素子からなり、同じ行に配
置された画素セルの出力ノードが水平信号線に結合され
、上記垂直走査線にはその制御端子が結合され、上記水
平信号線を一対の出力信号線に結合させる一対のスイッ
チ素子が設けられ、上記第１の走査回路を構成する垂直
シフトレジスタと上記第２の走査回路を構成する垂直シ
フトレジスタとは、上記垂直走査線の両端に上記一対の
スイッチ素子に対応してそれぞれ配置されるものである
ことを特徴とする特許請求の範囲第１項記載の固体撮像
装置。３、上記固体撮像回路により形成される出力信号は、静
止画像信号であることを特徴とする特許請求の範囲第１
又は第２項記載の固体撮像装置。