JPS6387816A - 位相比較回路 - Google Patents

位相比較回路

Info

Publication number
JPS6387816A
JPS6387816A JP61231204A JP23120486A JPS6387816A JP S6387816 A JPS6387816 A JP S6387816A JP 61231204 A JP61231204 A JP 61231204A JP 23120486 A JP23120486 A JP 23120486A JP S6387816 A JPS6387816 A JP S6387816A
Authority
JP
Japan
Prior art keywords
signal
output
detecting
flip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61231204A
Other languages
English (en)
Other versions
JPH07120932B2 (ja
Inventor
Hideo Sato
秀夫 佐藤
Kazuo Kato
和男 加藤
Takashi Sase
隆志 佐瀬
Kenichi Onda
謙一 恩田
Ichiro Ikushima
生島 一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61231204A priority Critical patent/JPH07120932B2/ja
Priority to CA000530439A priority patent/CA1282465C/en
Priority to US07/019,113 priority patent/US4774480A/en
Publication of JPS6387816A publication Critical patent/JPS6387816A/ja
Publication of JPH07120932B2 publication Critical patent/JPH07120932B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相比較回路に係り、特にデジタル通信のタイ
ミング抽出用P L L (Phase−Locked
 Loop)に好適な位相比較回路に関する。
〔従来の技術〕
従来、デジタル通信のタイミング抽出に適用されるPL
Lの位相比較回路については、アイ・イー・イー・イー
ジャーナルオンセレクテドインコミュニケーションズ、
ニスニーシー1.Na3(1983年)第723頁から
第733頁(IEEE、J。
on 5slacted in co municat
ions、5AC−1k 5(1983)PP723−
733)  に開示されている。この従来の位相比較回
路の構成を第7図、第8図により説明する。
従来の位相比較回路は図に示すように、フリッププロッ
プ回路150,250と2人力oRm路350から成っ
ており、第8図のように動作する。
第1の信号100及び第2の信号200図のように仮定
すると、第1の8力信号160は該信号100の立上り
で“1”となり、第2の出力信号260は該信号160
が“1”になると該信号200の立上りで“1”となる
、該信号260が“1”となると該フリップフロップ回
路150はクリヤされ、該信号160は′O″′となる
。該フリップフロップ回路250は該信号16o。
200が共に“O”のときにクリヤされて“O″となる
以上の結果、該信号160のパルス幅Tuは該信号20
0が“0″となる時間をTt、 、位相差をt とする
と次式で示される。
Tu =TL−t       ・・・・・・・・・・
・・・・・(1)一方、該信号260のパルスII T
 oは該信号200が“1″となる時間THと等しい、
このため、該パルス幅TDとTuの差は次式となる。
TD −Tu = t  +TH−TL   −−(2
)(2)式から、該パルス[TDとTuの差は位相差t
 と時間差TH−Tムの和で示される。ここで、時間差
TH−TLは該信号200のデユーティ比で変化し、デ
ユーティ比が50%のとき零となる。
このため1位相差t は該パルス幅TD、TUの差によ
り求めることができるが、該信号200のデユーティ比
の影響を受ける。
また、図から、該第1の出力信号120の立下りと該第
2の出力信号260の立上りのタイミングは等しい、こ
のため、高速化すると該信号120と260は相互に干
渉し、該パルスli T u *TDが変化する。
〔発明が解決しようとする問題点〕
上記従来技術は第2の入力信号のデユーティ比や、第1
.第2の出力信号の相互干渉について配慮がされていな
いため、検出した位相信号はこれらの影響を受ける間層
があり、位相比較回路の高速化は困難であった。
本発明の目的は上記デユーティ比や信号の相互干渉の影
響を受けずに、安定で、高速な位相比較回路を提供する
ことにある。
〔問題点を解決するための手段〕
上記目的は主にプリップフロップ回路で構成される第1
〜第4の手段で、第1の信号の変化点T1と第2の信号
の第1〜第3の変化点T2〜T、を検出し、論理回路で
構成する第5.第6の手段で該T1とT、の時間差と該
T、とT4の時間差を検出することにより、達成される
【作用〕
前記第1〜第4の手段は信号の各変化点T、〜T4で変
化するよう動作する。それによって、前記第5,6の手
段は前記変化点T□、T1間のパルス信号と前記変化点
T、と74間のパルス信号を出力するよう動作する。こ
こで、該第5,6で発生する出力パルスは前記第2の信
号が“0”又は“1”のタイミングで出力されるので、
前記第2の信号のデユーティ比や、出力パルスの相互干
渉で検出した位相信号は変化しない、   −〔実施例
〕 以下1本発明の一実施例を第1図、第2図により説明す
る。
本実施例は第1図に示すように、第1の信号100の変
化点を検出する手段10.第2の信号200の第1〜第
3の変化点T2〜T4を検出する手段、20,30,4
0.該変化点T工とT。
の時間差を検出する手段50.該変化点T、とて、の時
間差を検出する手段60から成り、該手段10〜60は
フリップフロップ11,21゜31.41.インバータ
回路22,42,2人力A N D回路!51.61で
構成し、第2図に示すように動作する。
ここで、フリップフロップ回路はT入力端子の立上りの
タイミングでD入力の状態をQ出力にセットするよう動
作する。また、ττ入力端子が“OnのときQ出力は“
O”となり、Q出力とQ出力は常に反転状態となる。
該フリップフロップ11のQ出力110は該信号100
の立上りで“1”となり、第1の信号の変化点T、を検
出する。
該フリップフロップ21.41のT入力端子は、それぞ
れインバータ22.42を介して該信号200と接続し
ている。このため、該フリップフロップ21.41は該
信号200の立下りで動作する。
該フリップフロップ21のD入力端子には該Q出力信号
110が入力されるので、Q出力210は該変化点T、
の後の該信号200の立下りで“1”となり、第2の信
号の第1の変化点T2 を検出する。
該フリップフロップ31のD入力端子には該Q出力21
0が入力されるので、Q出力310は該信号200の立
上りでパ1”となり、第2の信号の第2の変化点T、を
検出する。
さらに、該ブリップフロップ41のD入力端子には該Q
出力310が入力されるので、Q出力410は該信号2
00の立下りで“1”となり、第2の信号の第3の変化
点T4を検出する。
一方、該フリップフロップ11のQ出力110は該フリ
ップフロップ21のて出力が“0”でり′セットされる
ので、該Q出力210が“1”のとき、該Q出力110
は“ONとなる。以後、該信号200の変化点でフリッ
ププロップ21,31゜41のQ出力210,310,
410は順に“0”となる。
2人力AND回路51の出力510は該フリッププロッ
プ11のQ出力110が“1”でかつ。
該フリップフロップ21のQ出力210が“0”のとき
パ1”となり、2人力AND回路61の出力610は該
フリップフロップ31の自出力310が“1”でかつ、
該ブリップフロップ41のQ出力410が“0″のとき
に“1”となる。
すなわち、該出力510のパルス幅は該変化点T1とT
8の時間差となり、該出力610のパルス幅は該変化点
T、、T、の時間差となる。
したがって、該出力510のパルス幅Tuは該信号20
0の“1”の期間THと位相差t との差となり、次式
で示される。
Tu =TD −t         −・−・・(4
)一方、該出力110のパルス幅TDは該期間THと等
しく、次式となる。
TD=TD            ・・・・・・・・
・(5)(4)、 (5)式から1位相差t は次式と
なる。
t  =TD−TU       ・・・・・・・・・
(6)(6)式より、該信号200のデユーティ比によ
ってTHが変化しても、位相差t は該信号510.6
10のパルス幅の差TD−TUで安定に検出することが
できる。また、該出力510と610の変化点は同一タ
イミングでないため、信号の相互干渉の影響がない。
さらに、該信号1oOの変化点T1及び該信号200の
第1〜第3の変化点T2〜Tsは同種類のフリッププロ
ップ回路11,21,31,41で検出できるので、各
変化点の検出タイミングは同一の遅れとなり、該信号5
10,610のパルス幅υTDはフリップフロップの動
作遅れの影響を受けない。
以上のように1本実施例によれば、第2の入力信号のデ
ユーティ比や出力信号の相互干渉によって、検出位相差
が変化しないため、誤差の小さな位相比較回路を実現で
きる。
更に、検出位相差はフリップフロップ回路の動作遅れに
依存しないため、高速動作の位相比較回路を実現できる
効果がある。
次に、本発明の他の実施例を第3図、第4図により説明
する。
本実施例は第2の入力信号200の第1の変化点を検出
する手段20と該信号200の第3の変化点を検出する
手段40の構成が第1図に示す本発明の一実施例と異な
る。また、第1図と同一機能の要素は同一符号で示した
該手段20のフリップフロップ回路21のD入力240
はブリップフロップ回路11のQ出力110と第1の入
力信号100を2人力OR回路24を介して接続する。
更に、該フリッププロップ21のττ入力260は該信
号100をインバータ回路25を介した信号と、フリッ
プフロップ31のQ出力310を2人力NAND回路2
6を介して接続する。また、ブリッププロップ21と4
1の百出力に相当する信号はQ出力をインバータ回路2
3.43を介して出力する。
以上のように構成した本発明の他の実施例の動作を第4
図の動作タイミング図で説明する。
第4図において、該第1の入力信号100と該第2の入
力信号200の位相差は−t とし、フリップフロップ
回mll、21,31,41の遅延時間はtdとした。
該手段2oの該り入力240は該第1の信号100と該
Q出力110の論理和であり、第4図の条件では該第1
の信号100と等しい信号となる。また、該ブリップフ
ロップ回路21の該ττ入力260は該第1の信号10
0の反転信号と該Q出力310の論理積の反転信号であ
る。このため、該第1の信号100が、1”のとき該C
L大入力60は111”となり、該フリップフロップ回
路21はクリアされない。
該フリッププロップ21は該第2の信号200の立下り
のタイミングで動作するので、該フリップフロップ21
のQ出力210は該第1の信号が1”となり、かつ該第
2の信号が立下がった時刻のtd後に1゛1”に反転す
る。これより、該手段20は該第2の信号200の第1
の変化点を検出できる。
該第1の信号100の変化点を検出する手段10と該第
2の信号200の第2,3の変化点を検出する手段30
.40の動作は基本的に第1図に示す本発明の実施例と
等しい。
つまり、該手段1oのQ出力110は該第1の信号10
0の立上り時刻td後に“1”に反転し。
該フリップフロップ回路21の該Q出力210が1″に
なるとtd後に“O”となる。
該手段20のQ出力210は該第2の信号が立下がった
td後に“1”になった後、該CL大入力60が410
”になるとtd後に“0”となる。
該手段30のQ出力310は該Q出力210が“1#ま
たは“0”となり、かつ該第2の信号が立上った時刻の
td後に“1”または“0”に反転し、該手段40のQ
出力410は該Q出力310が“1″または“0”とな
り、かつ該第2の信号が立下がった時刻のtd後に1”
または“Onに反転する。
以上のように、該手段10〜40は該第1の信号の変化
点、該第2の信号の第1〜第3の変化点をフリップフロ
ップ回路の動作遅延時間td後に検出できるので1本発
明の他の実施例においても第1図に示す本発明の実施例
と同様の効果がある。
さらに、本発明の他の実施例においては、第1の信号の
立上りと第2の信号の立下りタイミングをフリッププロ
ップ回路で直接比較する方式なので、上記タイミングが
等しい位相の±πの近傍においても正しく位相差を検出
できる効果がある。
なお、第3図の本発明の実施例で、第1の信号100が
“1”となる期間が短いと、この期間に第2の信号20
0の立下りタイミングがない場合が生ずる。このとき、
該手段10は動作するが。
他は動作しないため、誤動作となる。ORゲート24は
この誤動作を防止するものであり、該手段10が動作し
たら必ず該手段20が動作するよう、該Q出力信号11
0をORゲート24を介して。
該フリップフロップ回路21のD入力に供給した。
次に本発明の第3の実施例を第5図、第6図により説明
する。
本実施例の構成は第2の信号の第1の変化点を検出する
手段20が第3の変化点を検出する手段も兼ね備えてい
る点が第1図の本発明の実施例と異なる。なお、第1図
と同一機能の要素は同一符号で示した。
本実施例の動作を第6図により説明する。第6図は第1
図の信号100が第2の信号200に対してt だけ遅
れた条件で示した。
該手段10のQ出力110は該第1の信号100の立上
りで“1”に反転し、該手段3oのQ出力310が“1
”になると“0”に反転する。
該手段2oのQa出力210該Q出力110が“1”で
かつ該第2の信号の立下りのとき“1”に反転し、該第
2の信号の次の立下りのとき“0”に反転する。さらに
、該手段30のQ出力310は該Q出力210が“1”
でかつ該第2の信号の立上りのとき“1”に反転し、該
Q出力210が“0″のときクリアされ、′0”となる
以上のように、該手段10は該第1の信号の変化点を検
出し、該手段20は該第1の信号の変化点後の該第2の
信号の第1及び第3の変化点を検出し、該手段30は該
第2信号の第2の変化点を検できる。
このため、本発明の第2の実施例においても、第1図に
示す本発明の実施例と同様の効果がある。
〔発明の効果〕
本発明によ九ば入力信号のデユーティ比や、出力信号の
相互干渉によって、検出位相が変化しないため、誤差が
小さく、安定な位相比較回路を実現できるとともに、検
出位相はブリップフロップ回路の動作遅れに影響されな
いので高速動作の位相比較回路を実現できる効果がある
【図面の簡単な説明】
第1図、第3図、第5図は本発明の実施例を示す図、第
2図、第4図、第6図は本発明の実施例の動作を示す図
、第7図は従来例を示す図、第8図は従来例の動作を示
す図である。 100・・・第1の信号、200・・・第2の信号、1
0・・・第1の信号の変化点T、を検出する手段、20
・・・第2の信号の第1の変化点T8を検出する手段。 30・・・第2の信号の第2の変化点T3を検出する手
段、40・・・第2の信号の第3の変化点T4を検出す
る手段、50・・・変化点て、とT、の差を検出する手
段、6o・・・変化点T、とT4の差を検出する手段、
510・・・第1の出力信号、610・・・第2の出力
信号。

Claims (1)

    【特許請求の範囲】
  1. 1、第1の信号と第2の信号との位相差を検出する位相
    比較回路において、該第1の信号の変化点T_1を検出
    する第1の手段と、該変化点T_1の後の該第2信号の
    第1〜第3の変化点T_2〜T_4を検出する第2〜第
    4の手段と、該変化点T_1とT_2の時間差T_Uを
    検出する第5の手段と、該変化点T_3とT_4の時間
    差T_Dを検出する第6の手段を有し、該時間差T_U
    とT_Dの差により該第1の信号と該第2の信号との位
    相差を検出することを特徴とする位相比較回路。
JP61231204A 1986-02-27 1986-10-01 位相比較回路 Expired - Lifetime JPH07120932B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61231204A JPH07120932B2 (ja) 1986-10-01 1986-10-01 位相比較回路
CA000530439A CA1282465C (en) 1986-02-27 1987-02-24 Phase-locked loop
US07/019,113 US4774480A (en) 1986-02-27 1987-02-26 Phase-locked loop having separate smoothing and loop filters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61231204A JPH07120932B2 (ja) 1986-10-01 1986-10-01 位相比較回路

Publications (2)

Publication Number Publication Date
JPS6387816A true JPS6387816A (ja) 1988-04-19
JPH07120932B2 JPH07120932B2 (ja) 1995-12-20

Family

ID=16919970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61231204A Expired - Lifetime JPH07120932B2 (ja) 1986-02-27 1986-10-01 位相比較回路

Country Status (1)

Country Link
JP (1) JPH07120932B2 (ja)

Also Published As

Publication number Publication date
JPH07120932B2 (ja) 1995-12-20

Similar Documents

Publication Publication Date Title
JPH1174734A (ja) 位相検出器
JPS61101113A (ja) フリツプフロツプ回路
US3935475A (en) Two-phase MOS synchronizer
JPS6387816A (ja) 位相比較回路
US6756819B2 (en) Synchronization circuit
US4495630A (en) Adjustable ratio divider
JP3019422B2 (ja) 位相比較器
JPH04223729A (ja) 信号同期化回路装置
US6806740B1 (en) Reduced complexity linear phase detector
US6154046A (en) Preconditioning input signals of logic gates for glitch-free output signal
US3601709A (en) A pulse train regeneration system
JP2705174B2 (ja) 発振回路
SU1336267A2 (ru) Демодул тор сигналов относительной фазовой манипул ции
KR950007458B1 (ko) 클럭동기회로
JPS6359212A (ja) ラツチ回路
JPH0993099A (ja) エッジ検出回路
JPH10293147A (ja) クロックデューティ検出回路
JPH02308616A (ja) エッジ検出回路
JPS6359017A (ja) パルス発生回路
JPH04292011A (ja) パルス発生回路
JPH01113670A (ja) 回転検出器
JPH0223092B2 (ja)
JPS61288513A (ja) パルス発生回路
JPS61110253A (ja) 同期化回路
JPH02135914A (ja) 微分回路