JPS6386968A - ゴ−スト除去装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、テレビジョン信号のゴーストを除去するゴ
ースト除去装置に関する。

（従来の技術） 等化四路を用いて自動的かつデジタル的にテレビジョン
ゴーストを除去する装置がある。第２図はその例である
。この装置の動作の詳細は、文献（村上ほか「デジタル
化ゴースト自動消去装置」電子通信学会技術研究報告Ｅ
ＭＣＪ７８−３７．１９７８年１１月）に記されている
。

この装置は全てデジタル化されており、ゴーストを含む
デジタルビデオ信号が、入力端子１を経て等化回路２に
人力される。この等化回路２は、第３図に示すように、
Ｎ　＋　Ｍ個の単位時間遅延素子２０１（遅延時間Ｔｓ
ｅｃ）と、Ｎ＋Ｍ＋１個のタップ係数器２０２（デジタ
ル掛算器）と、各夕ツブ係数器の出力を加え合わせる加
算器２０３と、タップ利得メモリ２０４とから構成され
ている。

このタップ係数器のタップ係数Ｃ（−Ｍ）〜Ｃ（Ｎ）は
、制御回路３によって適当な値に設定され、ゴーストの
除去されたデジタルビデオ信号が出力端子５に出力され
る。

ゴーストを除去するための基準信号は、第４図に示す垂
直同期信号後縁部ａの微分波形すでありゴースト検出回
路３２は、この微分演算（差分演算で代用可能）を行な
い、垂直同期信号後縁部の立ち下がり部分に対応するピ
ークを時間基準０として、この時間基準以後の各ピーク
ｄ１を検出する。

（ｉ−−Ｎ〜Ｎ）・・・（１） この微分値ｄ１の符号が、遅延時間ＩＴを有する残留ゴ
ーストの正、負に対応する。従って、タップ利得修正回
路３１は、この微分値ｄ１を用いて、次式に従って各タ
ップ利得を逐次修正する。

Ｃｉ、ｎｅｗ　＝　ＣＩ、ｏｌｄ−△・Ｓｇｎｄｌ（１
＝　　−Ｍ−Ｎ、　　ｉ＃０　　）−（２）ここで、Ｃ
１，ｏｌｄは修正前のタップ利得、Ｃ１゜ｎｅｗは修正
後のタップ利得、△は正の微少な修正係数であり、（２
）式はＺｅｒｏ　Ｆｏｒｃｉｎｇ法として、広く知られ
ている。なお、中心タップ係数ＣＯは、Ｃ０−１・・・
（３） に固定されている。垂直同期信号が到来する毎（１００
０秒）に、この逐次修正を行なうことによって、ゴース
トが除去される。

シーケンスコントローローラ４は、上述した制御回路３
のシーケンスを制御するもので、例えばＲＯＭを用いて
構成できる。尚、固定遅延回路の組合わせとトランスバ
ーサルフィルタによりゴーストを除去する装置も知られ
ている（特開昭５８−１５８５７９　　号）。

さらに、トランスバーサルフィルタのタップ数を低減す
るために、予め、トランスバーサルフィルタに入力する
ビデオ信号を可変遅延回路で遅延し、トランスバーサル
フィルタの担当するゴーストを割当てる方式のものも提
案されている（例えば特願昭５９−２７３２６２号）。

つまり、第５図に示すように、入力端子ＩＯのビデオ信
号を、可変遅延回路２１１で遅延して、デジタルトラン
スバーサルフィルタ２１２に供給するものである。トラ
ンスバーサルフィルタ２１２で得られたゴースト除去信
号（ゴーストを打消す信号であり、ゴーストとは逆極性
の関係にある）は、加算器２１３に供給され、入力端子
Ｉ２からのビデオ信号と合成される。入力端子Ｉ２から
のビデオ信号に、ゴーストが含まれていれば、このゴー
ストは、ゴースト除去信号により打消されることになる
。等化ユニットメモリ２１４は、可変遅延回路２１１の
遅延量を制御するためのデータ、トランスバーサルフィ
ルタ２１２の掛算器に与えるタップ利得を記憶しておく
ためのメモリである。また、ラッチ回路２１５は、加算
器２１３の出力をシステムのクロックに同期化するため
のものである。

上記のような構成とすることで、第４図に示すように区
間ｔ１は、可変遅延回路２１１の遅延量によって補われ
るから、゛トランスバーサルフィルタ２１２の受持ち時
間は、第４図に示す区間ｔ２を担当すればよい。よって
、トランスバーサルフィルタはゴーストの存在する可能
性の釘る全ての区間をカバーする必要はなく、タップ数
を低減できることになる。

上記の例は、１つのゴーストを除去する装置として説明
しているが、複数のゴーストを除去するシステムとする
には、第６図に示すように、第５図の等化ユニットＹ１
と同様な等化ユニットｙ２゜Ｙ３を用意し、各等化ユニ
ットで夫々位置（位ト目）の異なるゴーストに夫々対応
したゴースト除去信号を作り、これらの合成信号を加算
器２２０に供給し、入力ビデオ信号に減算要素として加
えるようにすればよい。制御回路２２１は、ゴースト検
出やタップ利得演算処理を行ない、その結果を各等化ユ
ニットに供給するためのものである。

（発明が解決しようとする問題点） ところで、最近は、ビデオ信号をデジタル処理するテレ
ビジョン装置が開発されているか、この回路においては
、サンプリング周波数とじて４　ｆ　ｓｃ　（ｆ　ｓｃ
；色副搬送波３．５７９５４５ＭＩＩｚ　）が広く用い
られている。

一方、デジタルトランスバーサルフィルタを考えた場合
、同じタップ数でより広い範囲（第４図のｔ２参照）を
カバーできるようにするには、ナイキスト周波数に近い
周波数でトラン、スパーサルフィルタを動作させる方が
良い。この為に、本件出願人は、等化回路の前後にサン
プルレート変換器を配置して、デジタルデータを低い周
波数（８／３　ｆｓｃ）に変換し、これをトランスバー
サルフィルタで処理してから元の周波数に戻すシステム
を提案するものである。このようにすると、等化ユニッ
トでは、同じタップ数であっても、サンプルレートの高
い周波数信号を処理するのに比べ、より広い範囲までカ
バーできることができる。

例えば等化ユニットを、４ｆｓｃで動作させた場合、１
２８タツプであると １２８　Ｘ　１　／　（４ｆ　ｓｃ）　＝　８．９　μ
ｓｅｃの範囲であるが、（８／３）　ｆ　ｓｃで動作さ
せると、１２８　Ｘ　１　／　（（８／３）　ｆ　ｓｃ
ｌ　−１３，４μｓｅｃの範囲まで除去できることにな
る。

しかしながら、サンプルレート変換器でデジタルビデオ
信号のサンプリング周波数を低くすると、単位遅延時間
が長くなる。例えば４ｆｓｃの場合０．０７　ｐ　ｓｅ
ｃであるが、８／３ｆｓｃであると０．１　μｓｅｃと
なる。

この結果、ゴースト除去信号を、現実のゴーストに対し
て正確に位置合わせすることが困難になるという新たな
問題を生じる。即ち、第７図に示すようにゴースト信号
を打消すためには、これと逆極性の除去信号を等化回路
で作る必要があるが、等化回路の内部信号と、デジタル
ビデオ信号のサンプリング位置の違いから第７図（ａ）
、（ｂ）に比較するように、両信号は対称とならない。

よって、これらを合成しても、ゴーストの消え残り（同
図（ｄ））が生じる。これを消去するには、更にタップ
数を増加する必要がありまた、これに対応するタップ利
得の増加およびこれを得るための計算回数も増加し、制
御系の安定性を損うことになる。

そこでこの発明は、等化回路におけるタップ間の遅延時
間を細かく：Ａ整できるようにし、ナイキスト周波数に
近い周波数で操作させてカバー範囲を広げても理想的な
ゴースト除去信号を得られるようにしたゴースト除去装
置を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） この発明は、デジタルビデオ信号のサンプルレートを変
換し、これをデジタルトランスバーサルフィルタを宜す
る等化ユニットに供給する場合、その供給手段として、
前記デジタルビデオ信号から、サンプル位置の異なる複
数の等化回路用ビデオ信号を作る多位相出力サンプルレ
ート変換器を設け、この変換器の出力に基づく複数の等
化回路用ビデオ信号の夫々の位相のうちでゴーストの遅
れ時間に最も近い位相のビデオ信号を検出し、このビデ
オ信号を正規の等化回路用ビデオ信号として採用するよ
うにしたものである。

（作用） 上記の手段により、タップ利得の値の最も小さくなるこ
とで、トランスバーサルフィルタは効率よいゴースト打
消し信号を発生していることになり、ゴーストの消え残
りが少なくなり良好なゴースト除去が得られるうえに、
ゴーストを打消すためのタップ数も少なくてよく制御も
安定となる。

（実施例） 以下この発明の一実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、デジタルビデオ信
号（以下単にビデオ信号と記す）は入力端子１００を介
して加算器１０１に供給され、サンプルレート変換器１
０８からのゴースト除去信号と加算される。これにより
、出力端子１０２には、ゴーストの除去されたデジタル
ビデオ信号を得ることができる。

入力ビデオ信号は、例えばスイッチ１０３を介して多位
相出力サンプルレート変換器１０４に供給される。スイ
ッチ１０３は、等化ユニットをフィードフォワード型に
するかフィードバック型にするかを切換えるためのもの
である。

多位相出力サンプルレート変換器１０４は、その具体的
構成を第８図にて説明するが、入力したビデオ信号（サ
ンプル位置）　４　ｆ　ｓｃ）を遅延時間の異なる複数
のサンプルレートのビデオ信号（以下このビデオ信号を
等化回路用ビデオ信号と称する）に変換する回路である
。つまり、夫々サンプル位置の遅延時間の異なるＮ種類
の等化回路用ビデオ信号に変換する。

この変換された等化回路用ビデオ信号は、遅延時間選択
回路１０５〜１０７に供給される。この遅延時間選択回
路１０５〜１０７は、夫々制御回路１０９および遅延時
間制御回路１１０の制御により、いずれか１つの種類の
サンプルレートの等化回路用ビデオ信号を選択して、夫
々等化ユニットＹ１〜Ｙ３に供給する。

上記等化ユニットＹ１〜Ｙ３の各々は、第５図に示した
構成と同じあり、またこれら等化ユニットＹ１〜Ｙ３の
接続形態は、第６図に示した形態と同じである。従って
、この発明では、多位相出力サンプルレート変換器１０
４、遅延時間選択回路１０５〜１０７、サンプルレート
変換器１０８（サンプルレートを元のレートに戻すため
の回路）およびこれらの制御手段が先のゴースト除去装
置と異なる。この実施例は、３つのゴーストを消去でき
るシステムとして示しているか、等化ユニットの系を増
設すればさらに多くのゴーストを消去できる。

この発明は、ゴースト除去信号を作る多位相出力サンプ
ルレート変換器１０４からサンプルレート変換器１０８
までの回路構成およびそ、の制御部に特徴を有°する。

つまり、１つの等化ユニット部で、より広い範囲（第４
図の区間ｊ　２　’３照）を担、当してこの区間のゴー
スト除去信号を作ろうとすれば、等化ユニットにおける
駆動クロック周波数を低くする方がよい。しかし、サン
プルレート変換器により単純に低くしたのではかえって
、残留ゴーストが多くなったり、トランスバーサルフィ
ルタのタップ数を多く必要とすることになる（このこと
は先に第７図を参照して説明している）。

そこで、この装置では、サンプルレートを変換する時に
サンプル位置の異なる複数の等化回路用ビデオ信号を作
るものである。この等化回路用ビデオ信号は、例えば第
９図に示すＡ、Ｂ、Ｃの３種類である。

第８図、第９図を参照して多位相出力サンプルレート変
換器及び遅延時間選択回路をさらに説明する。

第８図は多位相出力サンプルレート変換器１０４と遅延
時間選択回路１０５の具体構成を示している。入力端子
３００の信号は、直列接続されたラッチ回路３０１〜３
０６に供給される。これらのラッチ回路３０１〜３０６
は、４ｆｓｃのクロックで動作する。各ラッチ回路の接
続点には夫々ラッチ回路３１０〜３１５が接続される。

これらラッチ回路３１０〜３１５は４／３ｆＳＣのクロ
ックで動作する。

ここで、加算Ｓ　３４１は、ラッチ回路３１０゜３１１
．３１２，３１３の出力を各々係数器３２０．３２１，
３２２，３２３に通したものを加算し、加算出力を選択
回路３４４に供給する。

この選択回路３４４は、ラッチ回路３１３の出力又は加
算器３４１の出力のいずれか一方を、８／３ｆｓｃのク
ロック周期で切換え選択して出力する。この選択回路３
４４の出力が、第９図に示す信号Ａである。

また加算器３４２は、ラッチ回路３１１゜３１２．３１
３，３１４の出力を各々係数器３２４．３２５，３２６
，３２７に通したものを加算し、加算出力を選択回路３
４５に供給する。

この選択回路３４５は、ラッチ回路３１４の出力又は加
算器３４２の出力のいずれか一方を、８／３ｆｓｃのク
ロック周期で切換え選択して出力する。この選択回路３
４５の出力が、第９図に示す信号Ｂである。

また加算器３４３は、ラッチ回路３１２゜３１３．３１
４，３１５の出力を各々係数器３２８．３２９，３３０
，３３１に通したちの壱加算し、加算出力を選択回路３
４６に供給する。

この選択回路３４６は、ラッチ回路３１５の出力又は加
算器３４３の出力のいずれか一方を、８７３ｆｓｃのク
ロック周期で切換え選択して出力する。この選択回路３
４６の出力が、第９図に示す４８号Ｃである。

第９図の信号９ａは、サンプル位置（位相）の種類を示
しており、同図の信号９ｂは、単純に４ｆｓｃのレート
のデータを８／３ｆｓｃに変換した場合のサンプルデー
タ列を示している。しかし上記の操作と信号処理を行な
うことにより、信号Ａ。

Ｂ、Ｃに示すようにサンプル位置の異なる複数種の信号
を得ることができる。各番号は、サンプル位置を示し、
少数点を有するものはデータの補間により生じデータで
ある。

信号Ａ、Ｂ、Ｃは遅延時間選択回路１０５の選択回路４
０１に供給される。ここで選択回路４０１は信号Ａ、Ｂ
、Ｃのいずれか一つを制御回路の制御信号に基づき選択
して、出力を８／３ｆｓｃのクロックで動作する直列接
続のラッチ回路４０２．４０３に供給する。そして選択
回路４０４は、ラッチ回路’４０２．４０３の出力のい
ずれか一方を制御回路からの制御信号に基づいて選択し
て出力する。

これにより制御回路からの制御信号の与えかたにより、
第９図の３種類の信号９ｃ、９ｄ、９ｅを得ることがで
きる。このデータ列は、８／３ｆｓｃのサンプルレート
であるが、サンプル位置か夫々異なる信号である。これ
らの信号のいずれかを、先の等化回路用ビデオ信号とし
て使用する。

いずれの信号を、等化回路用ビデオ信号とするかは、−
例として第１０図に示すようなシーケンス処理を行ない
、タップ利得の絶対値総和が最も少なくなる信号を採用
するものがある。

トランスバーサルフィルタの係数器に供給するタップ利
得の絶対値和が小さいということは、それだけ使用する
タップ数が少ないということを意味し、ゴーストの遅れ
時間内にビデオ信号の位トｕが近いと言うことである。

第１０図を参照して、等化回路用ビデオ信号を決定する
までの動作を説明する。先ず垂直同期部分が制御回路１
０９に取込まれ、ゴースト検出処理が行われる。これに
より、各等化ユニットＹ１〜Ｙ２は、消去するゴースト
を割付けられる。つぎに、等化回路用ビデオ信号の決定
処理が開始される（ステップＳｌ）。最初に、多位相出
力サンプルレート変換器１０４、例えば遅延時間選択回
路１０５が制御回路１０９により制御され、信号９Ｃか
選択される。この信号を等化回路用ビデオ信号とし、ト
ランスバーサルフィルタのタップ利得の修正が所定回数
おこなわれる。このように得られたタップ利得は、−時
タップ利得メモリ５０１に格納される（ステップ８２〜
ステツプＳ４）。タップ利得メモリ５０１は、第１１図
に示す。このメモリは、第１図では遅延時間選択回路１
１０の内部に設けら、れている。次に、信号９ｄを用い
てタップ利得の修正が所定回数行われる。得られたタッ
プ利得が、タップ利得メモリ゛５０２に一時格納される
（ステップ８５〜Ｓ７）。

次に、今度は信号９ｅを用いてタップ利得の修正が所定
回数行われる。そして得られたタップ利得は、タップ利
得メモリ５０３に一時格納される（ステップ８８〜５１
０）。

次に、各メモリ５０１〜５０３のタップ利得の夫々の絶
対値が比較器５０４（第１１図に示す）により比較され
、そのうち最も小さいものが決定される。次に、最も小
さいタップ利得総和をもたらしたイス号９ｃ又は９ｄ又
は９ｅが遅延時間決定回路５０４により決定される。制
御回路１０９は、このようにして決定された信号を、等
化回路用ビデオ信号として選定し、ゴースト除去信号の
生成を行わせる。

これにより、ゴースト除去信号を現実のゴーストに最も
近似させた逆極性信号として作ることかできる。等化ユ
ニットは、複数あるので、個々の受持ちのゴーストを良
好に打消すことかできるように各等化ユニット毎に採用
信号を決めても良い。

一般に、Ｎｌ　　（Ｈｚ）からＮ２　　（ｌｌｚ）にサ
ンプリングレートを変換するときには、 Ｎ１とＮ２の最小公倍数の周波数間隔の遅延時間が実現
される。

この発明は上記の実施例に限らず、第１２図に示すよう
に遅延時間選択回路は、１０６Ａ、１０６Ｂのように各
等化ユニットの後段に設けもよい。

またゴーストの遅れ時間内に合ったビデオ信号を選択す
る他の手段としては、各々のビデオ信号でゴースト除去
動作を実際に行なった後、その残留ゴースト量の総和が
小さくなるものを選ぶ方法がある。またビデオ信号のう
ちで、タップ利得のピークが最大となるものを選んでも
よい、さらに入力波形あるいは出力波形を同期加算し、
ゴーストの遅れ時間を計算した後、その遅れ時間に一番
適合するサンプルデータを選んでもよい。要するに、こ
の発明の着眼点は、ゴーストの遅れ時間内にビデオ信号
の位相を合わせることにある。

［発明の効果コ 以上説明したように、この発明によるとゴースト除去信
号生成部を、ナイキスト周波数に近い周波数で動作させ
ても、サンプル位置を細かく調整して消残りの少ないゴ
ースト除去信号を得ることができる。また１つのゴース
トをカバーするためのトランスバーサルフィルタのタッ
プ数は、より少ない数でよくかつこれによりタップ利得
の絶対値和も小さいので制御の安定性も高めることがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は従来のゴースト除去装置のブロック図、第３図は第２
図のトランスバーサルフィルタの構成図、第４図はゴー
スト除去動作を説明するための波形図、第５図は等化ユ
ニットのブロック図、第６図は第５図の等化ユニットを
用いたゴースト除去装置のブロック図、第７図はゴース
ト消え残り原因を説明するための波形図、第８図は第１
図の回路の一部を具体的に示す図、第９図は第８図の回
路動作を説明するための信号説明図、第１０図はこの発
明装置の要部動作を説明するためのフローチャート、第
１１図は第１図の遅延時間選択回路の内部の一例を示す
ブロック図、第１２図は、この発明の他の実施例を示す
回路図である。 １０１・・・加算器、１０４・・・多位相出力サンプル
レート変換器、１０５〜１０７遅延時間選択回路、１０
８・・・サンプルレート変換器、１０９・・・制御回路
、１１０・・・遅延時間選択制御回路、Ｙ１〜Ｙ３・・
・等化ユニット。 出願人代理人　弁理士　鈴江武彦 第３図 第４図 第６図 ４ｆＳＣｆ　ｔ　ｆ　ｔ　ｔ　ｔ　！　１第７図 第９図 第１０　　図

Claims (1)

1. 【特許請求の範囲】 入力デジタルビデオ信号のサンプルレートを変換し、こ
   の変換された信号を、タップ利得に基づいてゴースト除
   去信号を発生するデジタルトランスバーサルフィルタを
   有する等化ユニットに供給し、前記ゴースト除去信号を
   入力デジタルビデオ信号に加算することでゴーストを除
   去するゴースト除去装置において、 前記入力ビデオ信号から、予めサンプル位置の異なる複
   数の等化回路用ビデオ信号を作る多位相出力サンプルレ
   ート変換器と、前記等化ユニットのに直列に接続され前
   記複数の等化回路用ビデオ信号の夫々を個別に選択する
   ことのできる遅延時間選択回路と、前記複数の等化回路
   用ビデオ信号の夫々の位相がゴーストの遅れ時間に最も
   近い位相のビデオ信号を検出し、このビデオ信号を正規
   の等化回路用ビデオ信号として採用するように前記遅延
   時間選択回路を制御する手段とを具備したことを特徴と
   するゴースト除去装置。