JPS6386477A - 静電保護回路 - Google Patents
静電保護回路Info
- Publication number
- JPS6386477A JPS6386477A JP23146486A JP23146486A JPS6386477A JP S6386477 A JPS6386477 A JP S6386477A JP 23146486 A JP23146486 A JP 23146486A JP 23146486 A JP23146486 A JP 23146486A JP S6386477 A JPS6386477 A JP S6386477A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- protection circuit
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 abstract description 21
- 238000000034 method Methods 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 235000006732 Torreya nucifera Nutrition 0.000 description 2
- 244000111306 Torreya nucifera Species 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000002362 mulch Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 206010041349 Somnolence Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003915 air pollution Methods 0.000 description 1
- 238000011888 autopsy Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明ｒｉ電界効果トランジスタの静電破壊保護回路、
特に雑音によってｎ動作することのない静電破壊保護回
路に胸する。
特に雑音によってｎ動作することのない静電破壊保護回
路に胸する。
従来、この種の静電破壊保護回路（以後、保護回路）と
してｒｉＰＮ接合ダイオードや、ゲート・ドレイン間が
短絡されたＭＯ８電界効果トランジスタや、工ばツタ−
ベース間が短絡されたバイポーラ・ラテラルトランジス
タ（以後、 Ｂｉｐ Ｔケは。
してｒｉＰＮ接合ダイオードや、ゲート・ドレイン間が
短絡されたＭＯ８電界効果トランジスタや、工ばツタ−
ベース間が短絡されたバイポーラ・ラテラルトランジス
タ（以後、 Ｂｉｐ Ｔケは。
■内部回路に悪影響を与えない。■外部からの靜蒐気に
よる内部破壊に対して最も耐性が大きい、との理由によ
って広く採用されている。このＢｉｐＴｒによる保護回
路は、第５図（勾で示されるような平面形状をもち、そ
のＹ−Ｙ’で切断された断面が第５図ｆＢ）のような形
状をもつものが一般的であった。すなわち、外部リード
からボンディングパッド５１に導かれ九′眠気信号ｒｉ
Ｎ型基板５６に。
よる内部破壊に対して最も耐性が大きい、との理由によ
って広く採用されている。このＢｉｐＴｒによる保護回
路は、第５図（勾で示されるような平面形状をもち、そ
のＹ−Ｙ’で切断された断面が第５図ｆＢ）のような形
状をもつものが一般的であった。すなわち、外部リード
からボンディングパッド５１に導かれ九′眠気信号ｒｉ
Ｎ型基板５６に。
形成されたＰ−型の深い拡散領域５３中のＮ型拡散領域
５２に接続される。このＮ型拡散領域５２は実質的にＢ
ｉｐ Ｔｒのコレクタとして働く。−方コレクタを収容
している深いＰ−型の拡散領域５３をベース、さらにこ
のベースに存在する他のＮ型拡散領域５４をエミブタ、
エミッタ・コレクタを取り囲むように設置された高濃度
Ｐ型拡散領域５５をベース電極としている。高濃度Ｐ型
拡散領域５５とＮ型拡散領域５４とは配線５９で接続さ
れて接地電位が与えられている。Ｎ型拡散領域５２ｒｉ
ポンデイングパツド５１につながる配線５７に接続され
て、集積回路の内部回路に接続されている。５８はＮ＋
のチャンネルストッパーである。
５２に接続される。このＮ型拡散領域５２は実質的にＢ
ｉｐ Ｔｒのコレクタとして働く。−方コレクタを収容
している深いＰ−型の拡散領域５３をベース、さらにこ
のベースに存在する他のＮ型拡散領域５４をエミブタ、
エミッタ・コレクタを取り囲むように設置された高濃度
Ｐ型拡散領域５５をベース電極としている。高濃度Ｐ型
拡散領域５５とＮ型拡散領域５４とは配線５９で接続さ
れて接地電位が与えられている。Ｎ型拡散領域５２ｒｉ
ポンデイングパツド５１につながる配線５７に接続され
て、集積回路の内部回路に接続されている。５８はＮ＋
のチャンネルストッパーである。
このような形状のもとてベースと二ピックを配線５９で
電気的に短絡しているので等価回路は第５図（ｑのよう
な回路となる。ポンディングパッド５１につながる外部
端子に正の静電気が印加された場合ｒｉＢｉｐＴｒのＢ
ＶＣＥ１１電圧によるブレークダウンによりそれ以上
の電圧は内部回路に印加されない。一方外部端子に負の
静電気が印加された場合は、 ＢｉｐＴｒのベースをア
ノード、コレクタをカンードとするダイオードが活性化
して衝撃電圧を吸収する。
電気的に短絡しているので等価回路は第５図（ｑのよう
な回路となる。ポンディングパッド５１につながる外部
端子に正の静電気が印加された場合ｒｉＢｉｐＴｒのＢ
ＶＣＥ１１電圧によるブレークダウンによりそれ以上
の電圧は内部回路に印加されない。一方外部端子に負の
静電気が印加された場合は、 ＢｉｐＴｒのベースをア
ノード、コレクタをカンードとするダイオードが活性化
して衝撃電圧を吸収する。
ところで上述した従来の保護回路においてベースとして
利用される深いＰ型拡散領域５３ｒｉＮ型基板２６との
間で、ｉ！ｃ源電圧電圧対最大定格以上の耐圧を必要と
する。したがってその不純物濃度は低く接合は深くする
ことが必要である。さらにこの拡散領域５：Ｈ：を集積
回路の内部素子用としても用いるための４同工程で形成
されるので内部素子のＭＯ８１［弁効果トランジスタの
特性を保つためにも十分不純物濃度を低くすることが必
要である。ところでＢｉｐＴｒの衝繋電流引き能力を犬
きくとるためにラテラルトランジスタのベース幅（第２
図（５）、（Ｂ）のＬで示す）ｒｉ以前に用いられたゲ
ート・ドレイン間の短絡されたＭＯ８ｉｔ界効果トラン
ジスタによる保護素子のゲート幅（１５μｍ）に比べて
５〜８μｍ程度に狭くしなくてはならない。この時、Ｎ
型領域５２．５４間の活性ベース領域のベース抵抗は中
央部（点人）付近がベース電極用のＰ＋領域５５から離
れているため著し≠く高くなシ、８０にΩ〜１２０にΩ
となる。一方、周辺のＢ点付近はベース電極用の戸領域
５５に近いためベース抵抗が低い。したがってこのよう
な保護回路はあたかもベース抵抗の異なるトランジスタ
が並列にはいった第５図（至）のような等価回路で書き
表わせる。ところで、かかる保護素子に内部発生あるい
ｒｉｒｔ気や光等の外部誘因によるノイズ等が与えられ
ると、ベース抵抗によって活性ベース領域の電位にバラ
ツ牛が生じ１回路図上はエミッタ・ベースが短絡されて
いるにもかかわらず、工（ツタ・ベース接合は中央部で
瞬時に順方向にバイアスされ配縁５７，５９間が短絡さ
れて正常な入力信号を集積回路の内部回路に与えなくな
る危険性がある。
利用される深いＰ型拡散領域５３ｒｉＮ型基板２６との
間で、ｉ！ｃ源電圧電圧対最大定格以上の耐圧を必要と
する。したがってその不純物濃度は低く接合は深くする
ことが必要である。さらにこの拡散領域５：Ｈ：を集積
回路の内部素子用としても用いるための４同工程で形成
されるので内部素子のＭＯ８１［弁効果トランジスタの
特性を保つためにも十分不純物濃度を低くすることが必
要である。ところでＢｉｐＴｒの衝繋電流引き能力を犬
きくとるためにラテラルトランジスタのベース幅（第２
図（５）、（Ｂ）のＬで示す）ｒｉ以前に用いられたゲ
ート・ドレイン間の短絡されたＭＯ８ｉｔ界効果トラン
ジスタによる保護素子のゲート幅（１５μｍ）に比べて
５〜８μｍ程度に狭くしなくてはならない。この時、Ｎ
型領域５２．５４間の活性ベース領域のベース抵抗は中
央部（点人）付近がベース電極用のＰ＋領域５５から離
れているため著し≠く高くなシ、８０にΩ〜１２０にΩ
となる。一方、周辺のＢ点付近はベース電極用の戸領域
５５に近いためベース抵抗が低い。したがってこのよう
な保護回路はあたかもベース抵抗の異なるトランジスタ
が並列にはいった第５図（至）のような等価回路で書き
表わせる。ところで、かかる保護素子に内部発生あるい
ｒｉｒｔ気や光等の外部誘因によるノイズ等が与えられ
ると、ベース抵抗によって活性ベース領域の電位にバラ
ツ牛が生じ１回路図上はエミッタ・ベースが短絡されて
いるにもかかわらず、工（ツタ・ベース接合は中央部で
瞬時に順方向にバイアスされ配縁５７，５９間が短絡さ
れて正常な入力信号を集積回路の内部回路に与えなくな
る危険性がある。
本発明の静電保護回路は、−４＊型不純物領域に離間し
て存在する第１および第２の反対導電型不純物領域を有
し、第１および第２の反対導電型領域の一方には入力信
号が他方には一導電型不純物領域と短絡されて基準電位
が与えられており。
て存在する第１および第２の反対導電型不純物領域を有
し、第１および第２の反対導電型領域の一方には入力信
号が他方には一導電型不純物領域と短絡されて基準電位
が与えられており。
この他方の反対導電型不純物領域の中央部ｖｃｒｉ他の
一導電型不純物領域が前述の一導電を不純物領域に連続
してかつ前述の一導電型不純物領域よりも高い不純物濃
度で形成されている。
一導電型不純物領域が前述の一導電を不純物領域に連続
してかつ前述の一導電型不純物領域よりも高い不純物濃
度で形成されている。
本発明によれば、他の一導電型不純物領域によってラテ
ラルバイポーラトランジスタのベース抵抗が高くなシや
すい部分のベース抵抗が低くされているので、雑音等に
よってラテラルバイポーラトランジスタが不所望に導通
することはない。
ラルバイポーラトランジスタのベース抵抗が高くなシや
すい部分のベース抵抗が低くされているので、雑音等に
よってラテラルバイポーラトランジスタが不所望に導通
することはない。
次に１本発明を図面を用いてより詳細に説明する。
第１図（〜は本発明の第１の実施例の平面図で。
１６ｒｉＮ型牛導体基板、ＩＮ−を外部端子接続用ポン
ディングパッド、１２ｒｉＢｉｐ Ｔｒのコレクタとし
て働くＮ型拡散領域、１５ｒｉ高濃度Ｐ型不純物からな
るベース電極接続領域、 １４ｔ：を工ずツタとして働
くＮ型拡散領域、１３ｔｉＰ型のベース領域であシ、１
７．１９は配線、１８はＮ＋型チャンネルストッパーで
ある。エミッタとしてのＮ型拡散領域１４の中央部の表
面にはベース電極接続領域１５と同時に形成されるＰ型
拡散領域１０が重畳して形成されている。ベース電極接
続領域１５゜Ｐ型拡散領域ｌＯおよびエミッタとしての
Ｎ型拡散領域１４は接地電位の与えられる配線１９で短
絡されている。このような領域を設けることにより活性
なエミッタ面積はやや減少するものの、活性ベース領域
内の最もベース抵抗が高かった部分の抵抗値が低くなり
かつベース抵抗が最も高くなる位置は上下に分化しその
点での抵抗値は従来例の１／４程度の２０にΩ〜３０に
Ωに低下する。したがって電気的ノイズ、光ノイズ等に
よって生ずるエミッタ・ベースの順方向へのバイアスモ
浅くなり、不所望にラテラルバイポーラトランジスタが
導通することｒｉない。
ディングパッド、１２ｒｉＢｉｐ Ｔｒのコレクタとし
て働くＮ型拡散領域、１５ｒｉ高濃度Ｐ型不純物からな
るベース電極接続領域、 １４ｔ：を工ずツタとして働
くＮ型拡散領域、１３ｔｉＰ型のベース領域であシ、１
７．１９は配線、１８はＮ＋型チャンネルストッパーで
ある。エミッタとしてのＮ型拡散領域１４の中央部の表
面にはベース電極接続領域１５と同時に形成されるＰ型
拡散領域１０が重畳して形成されている。ベース電極接
続領域１５゜Ｐ型拡散領域ｌＯおよびエミッタとしての
Ｎ型拡散領域１４は接地電位の与えられる配線１９で短
絡されている。このような領域を設けることにより活性
なエミッタ面積はやや減少するものの、活性ベース領域
内の最もベース抵抗が高かった部分の抵抗値が低くなり
かつベース抵抗が最も高くなる位置は上下に分化しその
点での抵抗値は従来例の１／４程度の２０にΩ〜３０に
Ωに低下する。したがって電気的ノイズ、光ノイズ等に
よって生ずるエミッタ・ベースの順方向へのバイアスモ
浅くなり、不所望にラテラルバイポーラトランジスタが
導通することｒｉない。
第２図は本発明の第２の実施例で工ば、夕餉域２４を２
分割してその間に高濃度Ｐ型ベース電極取出領域２５に
連続する高濃度Ｐ属領域２０を伸長させて活性ベース領
域に突出させて、活性ベース中央部のベース抵抗を下げ
たものである。第１の実施例に比べてＰ型頭域２０に配
線２９を接触させる必要がなく、Ｐ型頭域２０の面積を
小さくでき、エミッタ面積の減少を最小限に抑えること
ができる。
分割してその間に高濃度Ｐ型ベース電極取出領域２５に
連続する高濃度Ｐ属領域２０を伸長させて活性ベース領
域に突出させて、活性ベース中央部のベース抵抗を下げ
たものである。第１の実施例に比べてＰ型頭域２０に配
線２９を接触させる必要がなく、Ｐ型頭域２０の面積を
小さくでき、エミッタ面積の減少を最小限に抑えること
ができる。
第３図は本発明の第３の実施例でＢｉｐＴｒをマルチェ
ばツタ化して、工ばツタとしての複数のＮ型領域３４を
形成したものである。このような形状にすることにより
、エミッタ・コレクタ対向面積を増加することができ静
電破壊耐量をさらに向上させられる。第３の実施例で示
したように静電破壊耐量を−そう向上させるにはバイポ
ーラトランジスタの吸込み電流能力を増大させればよく
ベース幅とともにエミッタ・コレクタ対向面積も重要な
要素であり、マルチエミッタ化・マルチコレクタ化等を
５Ｎ！施すれば良い。またエミッタ、コレクタを分割す
る必然性はなく、それぞれを連続した広い領域（いわゆ
る櫛形）としても良い。
ばツタ化して、工ばツタとしての複数のＮ型領域３４を
形成したものである。このような形状にすることにより
、エミッタ・コレクタ対向面積を増加することができ静
電破壊耐量をさらに向上させられる。第３の実施例で示
したように静電破壊耐量を−そう向上させるにはバイポ
ーラトランジスタの吸込み電流能力を増大させればよく
ベース幅とともにエミッタ・コレクタ対向面積も重要な
要素であり、マルチエミッタ化・マルチコレクタ化等を
５Ｎ！施すれば良い。またエミッタ、コレクタを分割す
る必然性はなく、それぞれを連続した広い領域（いわゆ
る櫛形）としても良い。
以上の実施例においては保護素子はバイポーラトランジ
スタ単独で用いたが、他の保護素子と合成することによ
シいっそうの効果が得られる。すなわち第４図の第４の
実施例に示すようにポリシリコン４１０による抵抗等の
抵抗体をポンディングパッド４１とコレクタとしてのＮ
型領域４２間の配線４７に挿入しても良い。また厚い酸
化膜のオン電圧を利用するＭＯＳ）ランジスタやゲート
コントロールダイオード等と組み合わせても良い。
スタ単独で用いたが、他の保護素子と合成することによ
シいっそうの効果が得られる。すなわち第４図の第４の
実施例に示すようにポリシリコン４１０による抵抗等の
抵抗体をポンディングパッド４１とコレクタとしてのＮ
型領域４２間の配線４７に挿入しても良い。また厚い酸
化膜のオン電圧を利用するＭＯＳ）ランジスタやゲート
コントロールダイオード等と組み合わせても良い。
またＭ０８トランジスタを保護素子とする保護回路にお
いてもそのゲート領域の一部にバヴクゲート・電極数シ
出し用領域を設置する方式に本発明を適用すゐことも可
能である。
いてもそのゲート領域の一部にバヴクゲート・電極数シ
出し用領域を設置する方式に本発明を適用すゐことも可
能である。
以上説明してきたように１本発明は、従来のＢｉｐＴｒ
を用いた保護回路の活性ベース領域にベース抵抗を下げ
ることを目的としてベース電極を設置することにより、
プロセスおよび保護回路の形状を大幅に変更することな
く、雑音による誤動作の少い静電保護回路を得ることが
できる。
を用いた保護回路の活性ベース領域にベース抵抗を下げ
ることを目的としてベース電極を設置することにより、
プロセスおよび保護回路の形状を大幅に変更することな
く、雑音による誤動作の少い静電保護回路を得ることが
できる。
第１図（Ａｌは本発明の第１の実施例の平面図、第１図
（Ｂ）は同図（へのｘ−ｘ’で切断した本発明の第１の
実施例の断面図、第２〜４図はそれぞれ本発明の第２〜
４の実施例の断面図、第５図（Ａ）ｒｉ従来の保護回路
の平面図、第５図回は同図（５）のＹ−Ｙ’の線で切断
した従来例の断面図、第５図（ｑは従来の保護回路の等
何回路、第５図ＣＤ１ｒｉ従来の保護回路の欠点を説明
する等何回路である。 １１．２１．３１．４１．５１・・・・・・ポンディン
グパッド、１２，２２，３２，４２．５２・・・・・・
Ｎ型拡散領域（コレクタ）、１３，２３，３３，４３゜
５３・・・・・・Ｐ−型ベース領域、１４，２４，３４
゜４４．５４・・・・・・Ｎ型拡散領域（エミッタ）、
１５゜２５．３５，４５．５５・・・・・・ベース′１
１＆取出領域。 １６．２６・・・・・・Ｎ型基板％１７，１９，２７，
２９゜３７．３９，４７，４９，５７．５９・・・・・
・配線。 １８．２８．３８．４８．５８・・・・・・Ｎ＋型チャ
ンネルストッパー％１０，２０，３０．４０・・・・・
・Ｐ型拡散領域、４１０・・・・・・ポリシリコン（抵
抗）。 代理人 弁理士 内 原 晋 パ企、（、： 、
、 、 、、、 、１ 内部田島 ￥１剖（Ａ） 罷１１￥］（Ｔ３） 茅２回 茅３回 ′ｆｌ岬回鋒 第４−頂 １１ｊ仰回路 ＄、ｒ＠ｃ、ｑノ をＳＴｆＺＪ（Ｅ３）
（Ｂ）は同図（へのｘ−ｘ’で切断した本発明の第１の
実施例の断面図、第２〜４図はそれぞれ本発明の第２〜
４の実施例の断面図、第５図（Ａ）ｒｉ従来の保護回路
の平面図、第５図回は同図（５）のＹ−Ｙ’の線で切断
した従来例の断面図、第５図（ｑは従来の保護回路の等
何回路、第５図ＣＤ１ｒｉ従来の保護回路の欠点を説明
する等何回路である。 １１．２１．３１．４１．５１・・・・・・ポンディン
グパッド、１２，２２，３２，４２．５２・・・・・・
Ｎ型拡散領域（コレクタ）、１３，２３，３３，４３゜
５３・・・・・・Ｐ−型ベース領域、１４，２４，３４
゜４４．５４・・・・・・Ｎ型拡散領域（エミッタ）、
１５゜２５．３５，４５．５５・・・・・・ベース′１
１＆取出領域。 １６．２６・・・・・・Ｎ型基板％１７，１９，２７，
２９゜３７．３９，４７，４９，５７．５９・・・・・
・配線。 １８．２８．３８．４８．５８・・・・・・Ｎ＋型チャ
ンネルストッパー％１０，２０，３０．４０・・・・・
・Ｐ型拡散領域、４１０・・・・・・ポリシリコン（抵
抗）。 代理人 弁理士 内 原 晋 パ企、（、： 、
、 、 、、、 、１ 内部田島 ￥１剖（Ａ） 罷１１￥］（Ｔ３） 茅２回 茅３回 ′ｆｌ岬回鋒 第４−頂 １１ｊ仰回路 ＄、ｒ＠ｃ、ｑノ をＳＴｆＺＪ（Ｅ３）
Claims (1)
- 一導電型不純物領域に離間して形成された反対導電型の
第１および第２の不純物領域と、該第１の不純物領域の
中央部に前記一導電型の不純物領域に連続してかつ前記
一導電型不純物領域よりも高い不純物濃度で形成された
他の一導電型不純物領域とを有し、前記第２の不純物領
域に入力信号が与えられ前記第２の不純物領域に基準電
位が与えられた静電保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23146486A JPH0750783B2 (ja) | 1986-09-29 | 1986-09-29 | 静電保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23146486A JPH0750783B2 (ja) | 1986-09-29 | 1986-09-29 | 静電保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6386477A true JPS6386477A (ja) | 1988-04-16 |
| JPH0750783B2 JPH0750783B2 (ja) | 1995-05-31 |
Family
ID=16923915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23146486A Expired - Lifetime JPH0750783B2 (ja) | 1986-09-29 | 1986-09-29 | 静電保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750783B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391264A (ja) * | 1989-09-01 | 1991-04-16 | Toshiba Micro Electron Kk | 入力保護回路を備えた半導体装置 |
| US6559509B1 (en) | 1999-09-07 | 2003-05-06 | Nec Corporation | Semiconductor device protection circuit whose operation is stabilized |
-
1986
- 1986-09-29 JP JP23146486A patent/JPH0750783B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391264A (ja) * | 1989-09-01 | 1991-04-16 | Toshiba Micro Electron Kk | 入力保護回路を備えた半導体装置 |
| US6559509B1 (en) | 1999-09-07 | 2003-05-06 | Nec Corporation | Semiconductor device protection circuit whose operation is stabilized |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750783B2 (ja) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100341379B1 (ko) | 보호 회로를 갖는 반도체 장치 | |
| KR890004472B1 (ko) | Cmos 집적회호 | |
| JP2689703B2 (ja) | Ｍｏｓ型半導体装置 | |
| US4908682A (en) | Power MOSFET having a current sensing element of high accuracy | |
| KR20040081055A (ko) | 반도체 장치 | |
| EP0242383B1 (en) | Protection of igfet integrated circuits from electrostatic discharge | |
| US6847059B2 (en) | Semiconductor input protection circuit | |
| US10978870B2 (en) | Electrostatic discharge protection device | |
| JP2954854B2 (ja) | 集積回路チップ | |
| US6894881B1 (en) | ESD protection methods and devices using additional terminal in the diode structures | |
| US5969391A (en) | Complementary insulated-gate field-effect transistors having improved anti-latchup characteristic | |
| US4922316A (en) | Infant protection device | |
| JPS6386477A (ja) | 静電保護回路 | |
| JP3033548B2 (ja) | 半導体装置、静電保護素子及び絶縁破壊防止方法 | |
| JP3753692B2 (ja) | オープンドレイン用ｍｏｓｆｅｔ及びこれを用いた半導体集積回路装置 | |
| JP3114317B2 (ja) | 半導体装置 | |
| JP4795613B2 (ja) | 半導体装置 | |
| JPH11345965A (ja) | 半導体装置 | |
| JPH0677406A (ja) | 保護装置 | |
| JPH0590579A (ja) | パワー電界効果トランジスタ | |
| JPS63316475A (ja) | 入力保護回路 | |
| JPS6359262B2 (ja) | ||
| JP2743814B2 (ja) | 半導体装置 | |
| JPS61174672A (ja) | 縦型ｍｏｓトランジスタ | |
| JP2870450B2 (ja) | 半導体集積回路装置 |