JPS6382075A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、静止画像表示装置に用いられるディジタル静
止画像信号の処理装置に関し、特にメモリ構成に関する
ものである。

〔発明の概要〕

本発明は、ディジタル静止画像信号の画素データの各々
について、各ビットが「１」か「０」であるかをフレー
ム単位でビット別に検出し、その検出された内容が全て
「０」であるフレームと全て「１」であるフレームとを
第１の記憶手段に記憶すると共に、上記検出された内容
に「０」と「１」とが混在するフレームの内容をビット
別にフレームの画素容量を有する第２の記憶手段に記憶
するようにしたことにより、画像メモリ装置を構成する
メモリ数を少くしながら、表現し得る色の数を多くする
ことができるようにしたものである。

〔従来の技術〕

従来の静止画像表示装置においては、ｌフレームの静止
画像信号を、Ｒ，Ｇ、Ｂの信号側に例えば８ビツトのデ
ィジタル信号にＡ／Ｄ変換して画像メモリに書き込み、
この画像メモリから読み出された信号をＤ／Ａ変換して
陰極線管に供給するようにしている。

上記画像メモリとしては、ｌフレームの静止画像を構成
する画素数と同数のメモリセルを有するメモリを画素デ
ータのビット数と同数だけ設けて成るものが用いられる
。例えば１フレームの静止画像が垂直方向に５００個、
水平方向に６００個の画素から成るものとし、各画素を
夫々８ビツトの画素データで表現するものとする。その
場合、例えばＲ信号については、５００Ｘ６００個のメ
モリセルを有する１枚のメモリを１ビツトに割当てるの
で、全ビットで８枚の上記メモリを必要とする。従って
、Ｒ，Ｇ、Ｂの全ての信号については、合計８ｘ３＝２
４枚の上記メモリを必要とする。

このような大容量の画像メモリは高価であるため、簡易
型の静止画像表示装置の場合は、メモリ数を節約するた
めに、Ａ／Ｄ変換された８ビツトの画素データのうち上
位の数ビットのみを用いるようにしている。

第５図は簡易型静止画像表示装置の概略的な回路ブロッ
クを示すもので、テレビカメラ等の静止画像信号の信号
源ｌから得られる静止画像信号を構成するＲ、Ｇ、Ｂ信
号は、Ａ／Ｄ変換器２え、２６．２１１により夫々８ビ
ツトのディジタル信号に変換された後、画像メモリ３Ｒ
１３゜、３．に書き込まれる。この場合、８ビツトのデ
ィジタルＲ信号及びディジタルＧ信号はそれらの上位３
ピントのデータのみが画像メモリ３ｍ、３ｇに占き込ま
れ、８ビツトのディジタルＢ信号はその上位２ビツトの
データのみが画像メモリ３１に書き込まれる。

これらの画像メモリ３．Ｉ、３゜、３．から読み出され
た信号は、Ｄ／Ａ変換器４Ｉｌ、４Ｇ１４！ｌでアナロ
グ信号に変換された後、陰極線管５に供給されて、カラ
ー静止画像が表示される。尚、画像メモリ３１１３．．
３．の書き込みと読み出しは、信号源１から得られる同
期信号Ｓ、で駆動される制御回路６により行われる。

第６図は上記画像メモリ３つの構成の一例を示すもので
、この画像メモリ３．は、夫々５００×６００個のメモ
リセルが配列された、即ち夫々１フレームの画素容量を
有する３枚のメモリ３．ｌ１１３１１□、３Ｒ３から構
成されている。そしてこれらのメモリ３．ＩＩ、３８□
、３ｓｚには、８ビツトの画素データのうち夫々６ビツ
ト目、７ビツト目、８ビツト目（ＭＳＢ）のｒｌＪ又は
「０」の符号が書き込まれるように成されている。

画像メモリ３Ｇも３枚の上記メモリにより画像メモリ３
Ｒと同様に構成されている。画像メモリ３Ｉｌは２枚の
上記メモリで構成され、ディジタルＢ信号の上位２ビツ
トのデータのみが書き込まれるように成されている。一
般にＢの色はＲ，Ｇの色に較べて視感度が劣るので、上
位２ビツトのみを用いるようにしている。

上記のように構成された簡易型静止画像表示装置によれ
ば、メモリ数を２４枚から３＋３＋２＝８枚に減らすこ
とができる。またこの装置では、Ｒ信号は２３階調、Ｇ
信号は２３階調、Ｂ信号は２ｚ階調を表現することがで
き、画面全体で２″Ｘ２”　Ｘ２”　＝２５６色の色数
を表現することができる。

〔発明が解決しようとする問題点〕

上述した第５図の装置では、実際の静止画像信号が書き
込まれた画像メモリ３Ｒ１３゜、３Ｂについて、８枚の
メモリに書き込まれた「１」、「Ｏ」の符号を調べて見
ると、１枚のメモリに書き込まれた符号が全てｒｌＪ又
は「０」であることが多い。例えば第５図の画像メモリ
３Ｒの場合について見ると、メモリ３１．３　＊ｚｚ　
３　Ｒ３のうち１枚又は２枚又は３枚のメモリの全ての
メモリセルに「１」又は「０」が書き込まれていること
がある。これは画像メモリ３．Ｉは、８ビツトの画像デ
ータの上位３ビツトのみを書き込むので、画面全体では
階調が余り変化しないことにより生じる現象である。こ
のような現象は他の画像メモリ３Ｇ、３６についても生
じる。

上述のように１枚のメモリに書き込まれる符号が全て「
１」又は「０」であるにも拘らず、５００ｘ６００個の
画素容量が使われることはメモリの無駄使いであり、ま
たこの装置が２５６色の表現能力を持ちながら、それが
十分に生かされていないことになる。

〔問題点を解決するための手段〕

本発明においては、ディジタル静止画像信号の上記画素
データの各々について、各ビットが「１」か「０」であ
るかをフレーム単位でビット別に検出する手段と、上記
検出された内容が全て「０」であるフレームと全て「１
」であるフレームとを記憶する第１の記憶手段と、上記
検出された内容にｒＯＪと「１」とが混在するフレーム
の内容をビット別に記憶するフレームの画素容量を有す
る第２の記憶手段とを設けている。

〔作用〕

上記第２の記憶手段は、フレームの全ての符号が「１」
又は「０」であるビットに対して、その全ての符号を代
表するｒＯＪ又は「１」を１ビツトで記憶すればよいの
で、１ビツト容量のものを用いることができる。また表
示に用いられる有効ビット数を増やして表現できる色の
数を増やすことができる。

〔実施例〕

第１図は本発明の実施例を示すもので、第５図と対応す
る部分には同一符号が付されている。

第１図において、Ａ／Ｄ変換器２ｍ−２ａ、２ｍは信号
源１からのＲ，Ｇ５１３信号を夫々８ビツトのディジタ
ル信号に変換する。これらのディジタル信号は、画像メ
モリ装置３を構成する８枚のメモリ３．〜３．と後述す
る９個のビットメモリ７Ｉ〜７９に書き込まれる。この
場合、５００〜６００個の１フレ一ム分の符号にｒｌＪ
とｒＯＪとが混在するビットの符号のみが、夫々１フレ
一ム分の画素容量を持つメモリ３Ｉ〜３ａに書き込まれ
、１フレ一ム分の符号の全部が「１」又はｒＯＪとなっ
ているビットについては、その「１」又は「Ｏ」のみが
ビットメモリ７、〜７．に１ビツトで書き込まれるよう
に成される。従って、ビットメモリ７、〜７．としては
１ビツトの容量を持つメモリが用いられている。

今、入力チェック及び制御回路８によって、１つの静止
画像から得られた８ビツトの画素データの各々について
、各ビット別に符号が「１」か「０」かをフレーム単位
で調べた結果、第２図のようになったとする。

第２図においては、ｒｌＪ又は「０」はそのビットに対
する１フレ一ム分の符号が全て「１」又は「０」である
場合を示し、ｒｌｌｏＪはそのビットに対するｌフレー
ム分の符号に「１」と「０」とが混在する場合を示して
いる。例えばＧ信号については、最上位の８ビツト目に
対する１フレ一ム分の符号は全て「１」であり、５ビツ
ト目に対する１フレ一ム分の符号は画素によって「１」
又はｒＯＪになっていることを示している。この第２図
の例ではＧＳＲ，Ｂの４ビツト目以下は全て１フレ一ム
分の符号に「１」と「０」とが混在しており、特に下位
ビットではノイズのために「１」と「０」とが夫々多数
混在している。

そこで本実施例では、Ｇ、Ｒについては１ビツト目と２
ビツト目を切り捨てて、３〜８ビツト目の６ビツトのデ
ータを有効とし、Ｂについては１〜３ビツト目を切りＩ
＃てて、４〜８ビツト目の５ビツトのデータを有効とし
ている。

第２図の例では上記有効データのうち、１フレ一ム分の
符号に「１」とｒＯＪとが混在するビットは８個あり、
これらの８個のビットの符号は入力チェック及び制御回
路８の指示に従って８枚のメモリ３１〜３１１に夫々書
き込まれる。この場合、８枚のメモリ３．〜３．に対す
る割当て順序は眼の視感度を考慮してＧ、Ｒ，Ｂの順と
する。従って、１フレ一ム分の符号に「１」と「０」と
が混在するビットが８個を越える場合は、視感度の良く
ない色の有効データの下位ビットが切り捨てられること
になる。

また第２図では、１フレ一ム分の符号の全てが「１」又
は「０」となっているビットが９個ある。

これらの９個のビットは、入力チェック及び制御回路８
の指示に従ってビットメモリ７１〜７．に夫々「１」又
はｒＯＪとしてＧ、ＲＳＢの順に１ビツトで書き込まれ
る。

以上述べたように本実施例においては、１フレ一ム分の
符号が全て「１」又は「０」であるビットについては、
それを１ビツトの「１」又は「Ｏ」で代表させて、メモ
リ７１〜７．に書き込むようにしている。このため、Ｇ
ＳＲ信号については実質的に６ビツトのデータを有効と
することができ、Ｂ信号については実質的に５ビツトの
データを有効とすることができる。従って、表現可能な
色の数は２ｂ　ｘ　７．６　Ｘ　２　Ｓとなり、従来の
２５６色に比べて格段に表現能力を向上させることがで
きる。しかも従来の８枚のメモリに１ビツト容量のビッ
トメモリ７１〜７．を追加するだけであるから、特に高
価となることもない。尚、メモリ３゜〜３．及びメモリ
７１〜７９の数は必要に応じて増減してよい。

第３図は上記入力チェック及び制御回路８における入力
チェック部の実施例を示す。尚、上記回路８はマンクロ
コンビ二一夕を含むシステム制御部を含むものである。

第３図において入力端子９には画素データがフレーム単
位で入力される。これらの画素データは「１」を記憶す
る１ビツトメモリ１０とそのイネーブル端子に供給され
ると共に、インバータ１１で反転されて「０」を記憶す
る１ビツトメモリ１２とそのイネーブル端子に供給され
る。上記メモリ１０．１２はイネーブル端子がｒｌＪの
とき入力データを取り込み、フレーム毎にリセットされ
るように成されている。またメモリ１０．１２は入力が
ｒｌＪのとき出力が「１」となるように成されている。

即ち、入力端子９からの入力データが「１」のとき、メ
モリ１０の出力は「１」となるが、このときメモリ１２
はイネーブルとならないので、出力は変化しない。また
入力データが「０」のとき、メモリ１２の出力は「１」
となるが、このときメモリＩＯはイネーブルとならない
ので、出力は変化しない。即ち、メモリｌＯは１フレ一
ム分の符号の「０」の有無を検出し、メモリ１２は１フ
レ一ム分の符号のｒＯＪの有無を検出するものである。

メモリ１２の出力はアンドゲート１３．１４に加えられ
ると共に、インバータ１５で反転されてアンドゲート１
６に加えられる。またメモリ１０の出力はアンドゲート
１４．１６に加えられると共に、インバータ１７で反転
されてアンドゲート１３に加えられる。

上記構成によれば、出力端子１８．１９．２０に、夫々
１フレ一ム分の符号が全て「０」であることを検出した
信号Ｓ０．１フレ一ム分の符号に「１」と「０」とが混
在することを検出した信号Ｓ１゜、１フレ一ム分の符号
が全て「１」であることを検出した信号Ｓ１をフレーム
毎に得ることができる。

第３図は上記マイクロコンピュータで行われる作業のフ
ローチャートを示す。

先ず、ステップ（１）において、１フレ一ム分の符号の
全てが「１」又は「０」又はｒ１１０Ｊ混在であること
を調べ、その結果に基いてステップ（２）において、符
号がｒ１１０Ｊ混在であるビットのフレームの内容をＧ
ＳＲ，、Ｂの順にメモリ３Ｉ〜３８に上位ビ・ノドから
下位ビットの順で書き込む。次にステップ（３）におい
て、全ての符号が「１」、「０」であるビットについて
、それを代表する「１」、「０」をメモリ７１〜７゜に
入力する。

〔発明の効果〕

メモリ数を少くしながら、従来よりも画素データの有効
ビット数を実質的に増やすことができ、これによって表
現可能な色の数を格段に増やすことができ、表現能力の
優れた静止画像表示装置を実現することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図はｌ
フレームの画像データをビット別に分類した場合の各ビ
ットに対する符号の一例を示す図、第３図は入力チェッ
ク部のブロック図、第４図は制御部のフローチャート、
第５図は従来の静止画像表示装置のブロック図、第６図
は画像メモリの構成を示す図である。 なお図面に用いた符号において、 １・−・−・−・−−−−−−・・静止画像信号の信号
源２ｇ　、２ａ　、２□ −−−−−−−−−−−・−・−・Ａ／Ｄ変換器３−・
−・−・−・画像メモリ装置 ３、〜３　ｍ’−−−−−−・・−・・・メモリ７１〜
７．−・・−−−−−−ビットメモリ８・・・−−−−
−−−−・−・−・入力チェック及び制御回路である。

Claims (1)

1. 【特許請求の範囲】 １フレームの静止画像を構成する画素の各々を所定のビ
   ット数を有する画素データで表現して成るディジタル静
   止画像信号の上記画素データの各各について、各ビット
   が「１」か「０」であるかをフレーム単位でビット別に
   検出する手段と、上記検出された内容が全て「０」であ
   るフレームと全て「１」であるフレームとを記憶する第
   １の記憶手段と、 上記検出された内容に「０」と「１」とが混在するフレ
   ームの内容をビット別に記憶するフレーム画素容量を有
   する第２の記憶手段とを設けたことを特徴とする画像処
   理装置。