JPS6381983A - 微細中空室の製造方法 - Google Patents
微細中空室の製造方法Info
- Publication number
- JPS6381983A JPS6381983A JP22737586A JP22737586A JPS6381983A JP S6381983 A JPS6381983 A JP S6381983A JP 22737586 A JP22737586 A JP 22737586A JP 22737586 A JP22737586 A JP 22737586A JP S6381983 A JPS6381983 A JP S6381983A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- epitaxial layer
- hollow chamber
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000007789 sealing Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 10
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000593 degrading effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ｉ！！業上の利用分野）
本発明は、Ｓ１単結晶で作られた微細中空室の製造方法
に関する。更に詳しくは、例えばＳｉウェハの表面にダ
イヤフラムを形成するとともに、このダイヤフラムの一
力の面が受圧面となるようにＳｉウェハ上に中空室を作
るような場合に適用される微細中空室の製造方法に関す
るものである。
に関する。更に詳しくは、例えばＳｉウェハの表面にダ
イヤフラムを形成するとともに、このダイヤフラムの一
力の面が受圧面となるようにＳｉウェハ上に中空室を作
るような場合に適用される微細中空室の製造方法に関す
るものである。
（従来の技術）
従来、Ｓｉ結晶を用いてダイヤフラムと中空室を製造す
る方法として、例えばＴｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆＴｒｌｎｓｄｕｃｅｒ ’８５． １１８５．
ｐｐ１８２〜１８５ Ｈ，Ｈ，Ｂｕｓｌｌ。
る方法として、例えばＴｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆＴｒｌｎｓｄｕｃｅｒ ’８５． １１８５．
ｐｐ１８２〜１８５ Ｈ，Ｈ，Ｂｕｓｌｌ。
Ｊ、Ｆ、 Ｄｅｔｒｙ、 ”ＬＡＳＥＲ−ＲＥＣＲＹＳ
ＴＡＬＬ１２ＥＤ ＰＩＥ２０１ｔＥＳＩＳＴＩＶＥ旧
ＣＲＯ−ＤＩＡＰＨＲＡＧＭ 、５ＥＮＳＯＲ”に記載
されているものがある。この方法は、ｐａｌｙｃｒｙｓ
ｔａｌｌｉｎｅ Ｓｉを、レーザーによって再結晶化さ
せることにより、Ｓｉ基板と３１ダイヤフラムとの間が
、１．２５μｍ程度の微細中空室を製造するものである
。
ＴＡＬＬ１２ＥＤ ＰＩＥ２０１ｔＥＳＩＳＴＩＶＥ旧
ＣＲＯ−ＤＩＡＰＨＲＡＧＭ 、５ＥＮＳＯＲ”に記載
されているものがある。この方法は、ｐａｌｙｃｒｙｓ
ｔａｌｌｉｎｅ Ｓｉを、レーザーによって再結晶化さ
せることにより、Ｓｉ基板と３１ダイヤフラムとの間が
、１．２５μｍ程度の微細中空室を製造するものである
。
室を製造する方法は、結晶粒界を十分少なくすることが
困難であるうえに、レーザーで再結晶する時、局所的に
基板の一部あるいは中空室が加熱されるために、残留歪
み、転移、粒界を発生させ、Ｓｉ結晶の電気的及び機械
的性質を低下させるという問題点がある。
困難であるうえに、レーザーで再結晶する時、局所的に
基板の一部あるいは中空室が加熱されるために、残留歪
み、転移、粒界を発生させ、Ｓｉ結晶の電気的及び機械
的性質を低下させるという問題点がある。
本発明は、このような問題点に鑑みてなされたもので、
その目的は、結晶性を完全に保ったまま、従って、残留
歪みや３ｉ結晶の性質を低下することなく、微細中空室
を製造できる方法を提供しようとするものである。
その目的は、結晶性を完全に保ったまま、従って、残留
歪みや３ｉ結晶の性質を低下することなく、微細中空室
を製造できる方法を提供しようとするものである。
（問題点を解決するための手段）
第１図は、本発明方法の手順を示すフローチャートであ
る０本発明の方法は、次のような工程を経て、シリコン
結晶基板上にＶ＆細な中空室を作るものであるや ステップ１：シリコン（Ｓｉ）結晶基板上に部分的に第
１のエピタキシャル層を成長させる。
る０本発明の方法は、次のような工程を経て、シリコン
結晶基板上にＶ＆細な中空室を作るものであるや ステップ１：シリコン（Ｓｉ）結晶基板上に部分的に第
１のエピタキシャル層を成長させる。
ステップ２：第１のエピタキシャル層上に部分的に第２
のエピタキシャル層を成長させる。
のエピタキシャル層を成長させる。
ステップ３：第２のエピタキシャル層及びシリコン基板
を残して第１のエピタキシャル層の一部又は全部を選択
的にエツチングする。
を残して第１のエピタキシャル層の一部又は全部を選択
的にエツチングする。
ステップ４：エツチングに使用した開孔部を第３の暦に
よって封止する。
よって封止する。
（作用）
はじめにシリコン基板上に形成されていた第１のエピタ
キシャル層部分が、エツチングによって選択、除去され
、シリコン基板上に第２のエピタキシャル層によって上
部が囲まれた微細な中空室を製造する。
キシャル層部分が、エツチングによって選択、除去され
、シリコン基板上に第２のエピタキシャル層によって上
部が囲まれた微細な中空室を製造する。
（実施例）
第２図は、本発明の方法の一例を示す説明図で、ここで
はシリコン結晶基板上にダイヤフラムをひとつの壁面と
する微細な中空室を製造する場合を例示する。
はシリコン結晶基板上にダイヤフラムをひとつの壁面と
する微細な中空室を製造する場合を例示する。
はじめに、（イ）に示すように（＋０１１）、 Ｐ形シ
リコン基板（ポロン不純物濃度Ｂは１８１個／ｄ以上）
１上に、Ｓｉｎ、の醸化膜２を形成するとともに、微細
中空室を作る該当位置の醸化膜を除去し、穴３を設ける
。
リコン基板（ポロン不純物濃度Ｂは１８１個／ｄ以上）
１上に、Ｓｉｎ、の醸化膜２を形成するとともに、微細
中空室を作る該当位置の醸化膜を除去し、穴３を設ける
。
次に、（ロ）に示すように、穴３を埋めるように第１の
エピタキシャル層Ｌｌを形成する。この第１のエピタキ
シャル層は、例えばＨ，キャリヤ、ＳｉＨ４＋ＨＣｌ１
ｉをｌｌ６８℃〜ｌｌ１ｌＩ’Ｃで成長させることによ
って形成できる。
エピタキシャル層Ｌｌを形成する。この第１のエピタキ
シャル層は、例えばＨ，キャリヤ、ＳｉＨ４＋ＨＣｌ１
ｉをｌｌ６８℃〜ｌｌ１ｌＩ’Ｃで成長させることによ
って形成できる。
次に、（ハ）に示すように、第１のエピタキシャル１１
ＬＩに接し、かつシリコン基板１に通じるようにＳｉｎ
、醸化膜２を除去し、穴４を設ける。
ＬＩに接し、かつシリコン基板１に通じるようにＳｉｎ
、醸化膜２を除去し、穴４を設ける。
次に、に）に示すように、穴４を埋め、かつ、第１のエ
ピタキシャル層Ｌ１の表面を覆うように第２のエピタキ
シャルｌＬ２を形成する。この第２のエピタキシャル層
Ｌ２は、例えばＨ，キャリヤ、ＳｉＨ４＋ＨＣｌ１ ＋
Ｂ！Ｈ１で形成され、ボロン不純物濃度Ｂが、目１＠個
／メ以上となるまで成長させる。
ピタキシャル層Ｌ１の表面を覆うように第２のエピタキ
シャルｌＬ２を形成する。この第２のエピタキシャル層
Ｌ２は、例えばＨ，キャリヤ、ＳｉＨ４＋ＨＣｌ１ ＋
Ｂ！Ｈ１で形成され、ボロン不純物濃度Ｂが、目１＠個
／メ以上となるまで成長させる。
次に、（ホ）に示すように、第２のエピタキシャル層Ｌ
２とシリコン基板１に接し、かつ第１のエピタキシャル
ＩＬＩに通じるように５ｉＬｌｆｆｅ化ＦＪ２の一部を
除去し、穴５を設ける。
２とシリコン基板１に接し、かつ第１のエピタキシャル
ＩＬＩに通じるように５ｉＬｌｆｆｅ化ＦＪ２の一部を
除去し、穴５を設ける。
次に、（へ）に示すように、Ｎ、Ｈ４・Ｈ２Ｏ，１１１
１℃で穴５からＨ４１のエピタキシャル層Ｌｌを、選択
的にエツチングする。
１℃で穴５からＨ４１のエピタキシャル層Ｌｌを、選択
的にエツチングする。
次に、（ト）に示すように、シリコン基板１上に設けて
あったＳｉｇｎの醸化膜２をエツチングで除去する。
あったＳｉｇｎの醸化膜２をエツチングで除去する。
最後に、（イ）に示すように、穴５を第３のエピタキシ
ャルｆｌＬ３によって封止する。この第３のエピタキシ
ャルｍＬ３は、例えばＨ，キャリヤ、Ｓ ｉ Ｉ（ａを
！０００℃〜１１６０℃で成長させることによって形成
できる。
ャルｆｌＬ３によって封止する。この第３のエピタキシ
ャルｍＬ３は、例えばＨ，キャリヤ、Ｓ ｉ Ｉ（ａを
！０００℃〜１１６０℃で成長させることによって形成
できる。
以上のような手順により、シリコン基板１上に微細な中
空室６を作ることができる。ここで、中空室６の大きさ
や形状は、第１のエピタキシャルｆｆ１Ｌ＋の厚さや、
形状によって任意に決めることができる。
空室６を作ることができる。ここで、中空室６の大きさ
や形状は、第１のエピタキシャルｆｆ１Ｌ＋の厚さや、
形状によって任意に決めることができる。
第３図は、本発明の方法の他の例を示す説明図である。
この実施例においては、（イ）〜（へ）までは第２図と
同様の手順によるものであるが、〔ト〕において、第１
のエピタキシャルｆｆ１Ｌ＋のエツチングに用いた穴５
を、Ｓｉｎ、をスパッタして第３の層Ｌ３を形成し、封
止するようにしている０次に、（ト）に示すように、バ
ターニングにより、不要部分（穴５を覆う部分以外の部
分）のスパッタＩＩＩＩ（第３の層）Ｌ３をエツチング
して除去する。
同様の手順によるものであるが、〔ト〕において、第１
のエピタキシャルｆｆ１Ｌ＋のエツチングに用いた穴５
を、Ｓｉｎ、をスパッタして第３の層Ｌ３を形成し、封
止するようにしている０次に、（ト）に示すように、バ
ターニングにより、不要部分（穴５を覆う部分以外の部
分）のスパッタＩＩＩＩ（第３の層）Ｌ３をエツチング
して除去する。
これにより、シリコン基板１上に第２のエピタキシャル
層Ｌ２で囲まれた微細な中空室（真空度ｔｏ−’ Ｔｏ
ｒｒ程度）を作るものである。
層Ｌ２で囲まれた微細な中空室（真空度ｔｏ−’ Ｔｏ
ｒｒ程度）を作るものである。
なお、上記の各実施例において、穴うの封止は、上述し
た以外に、例えば蒸着あるいはＣＶＤ（Ｃｋ＊ｍｉｃ＊
ＩＶａｐｏｕｒ ＤｅｐｏｇｉＬｉｏｎ）により、５Ｌ
Ｎａ、多結晶ＳｉｓアモルファスＳｉ、シリサイドメタ
ル等で行なうようにしてもよい。
た以外に、例えば蒸着あるいはＣＶＤ（Ｃｋ＊ｍｉｃ＊
ＩＶａｐｏｕｒ ＤｅｐｏｇｉＬｉｏｎ）により、５Ｌ
Ｎａ、多結晶ＳｉｓアモルファスＳｉ、シリサイドメタ
ル等で行なうようにしてもよい。
第４図及び第５図は、本発明の方法の適用例を示す構成
断面図である。
断面図である。
第４図のものは圧力センサに適用したものであって、シ
リコン基板ｌ上に、第２のエピタキシャルｆｆ１Ｌ２に
よって囲まれる中空室６を作るとともに、この中空室６
に通ずる導圧孔７を設けたものである。中空室６内には
、導圧孔７を介して被測定圧力Ｐが導びかれ、第２のエ
ピタキシャル層Ｌ２がダイヤフラムとして作用し、この
ダイヤフラムに生ずる歪変化をそこに設けた拡散ストレ
ンゲージ８で検出する。
リコン基板ｌ上に、第２のエピタキシャルｆｆ１Ｌ２に
よって囲まれる中空室６を作るとともに、この中空室６
に通ずる導圧孔７を設けたものである。中空室６内には
、導圧孔７を介して被測定圧力Ｐが導びかれ、第２のエ
ピタキシャル層Ｌ２がダイヤフラムとして作用し、この
ダイヤフラムに生ずる歪変化をそこに設けた拡散ストレ
ンゲージ８で検出する。
第５図のものは、振動式トランスデユーサに適用したも
のであって、第２のエピタキシャルＮ！Ｌ２によって囲
まれた中空室６内に、振動子９を設置するようにしたも
のである。振動子９は例えばシリコン基板１をエツチン
グして作ることが可能であり、外部の流体と完全に隔離
して中空室６内にａｔすることができる。ここで、第３
の５Ｌ３を形成し、中空室６を封止するに際して、減圧
ＣＶＤ装置を用いれば、中空室６内の圧力を下げること
ができ、Ｑの高い振動式トランスデユーサができる。
のであって、第２のエピタキシャルＮ！Ｌ２によって囲
まれた中空室６内に、振動子９を設置するようにしたも
のである。振動子９は例えばシリコン基板１をエツチン
グして作ることが可能であり、外部の流体と完全に隔離
して中空室６内にａｔすることができる。ここで、第３
の５Ｌ３を形成し、中空室６を封止するに際して、減圧
ＣＶＤ装置を用いれば、中空室６内の圧力を下げること
ができ、Ｑの高い振動式トランスデユーサができる。
（ｉ＠明の効果）
以上説明したように、本発明の方法は、第１ｊ第２のエ
ピタキシャル層の形成と第１のエピタキシャル層のエツ
チングによる除去及び第３の層によって中空室を封止し
、シリコン基板上に微細中空室を作るようにしたもので
ある。従って、本発明の方法によれば、結晶粒界が少な
く、シリコン基板と同一の結晶性を有し、残留歪みやＳ
’ｒ結晶の性質を低下することなく−細な中空室をシリ
コン基板上に作ることができる。また、蒸着またはスパ
ッタによって中空室を封止すれば、中空室を高い真空度
に容易に保つことができる。
ピタキシャル層の形成と第１のエピタキシャル層のエツ
チングによる除去及び第３の層によって中空室を封止し
、シリコン基板上に微細中空室を作るようにしたもので
ある。従って、本発明の方法によれば、結晶粒界が少な
く、シリコン基板と同一の結晶性を有し、残留歪みやＳ
’ｒ結晶の性質を低下することなく−細な中空室をシリ
コン基板上に作ることができる。また、蒸着またはスパ
ッタによって中空室を封止すれば、中空室を高い真空度
に容易に保つことができる。
第１図は、本発明方法の手順を示すフローチャート、第
２図は本発明方法の一例を示す説明図、第３図は本発明
方法の池の例を示す説明図、第４図及び第５図は本発明
の方法の適用例を示す構成断面図である。 １・・・シリコン基板、２・・・５ｉＯｓ酷化膜、３．
４．５・・・穴、６・・・中空室、Ｌｌ、 Ｌ２． Ｌ
３・・・エピタキシャル層。 第１図 第２図 官Ｊ図
２図は本発明方法の一例を示す説明図、第３図は本発明
方法の池の例を示す説明図、第４図及び第５図は本発明
の方法の適用例を示す構成断面図である。 １・・・シリコン基板、２・・・５ｉＯｓ酷化膜、３．
４．５・・・穴、６・・・中空室、Ｌｌ、 Ｌ２． Ｌ
３・・・エピタキシャル層。 第１図 第２図 官Ｊ図
Claims (3)
- （１）シリコン結晶基板上に部分的に第１のエピタキシ
ャル層を成長させ、更にこの第１のエピタキシャル層上
に第２のエピタキシャル層を成長させ、次に前記第２の
エピタキシャル層及びシリコン結晶基板を残して前記第
１のエピタキシャル層の一部又は全部を選択的にエッチ
ングし、次に前記第１のエピタキシャル層のエッチング
に使用した開孔部を第３の層によって封止し、前記シリ
コン結晶基板上に微細中空室を作るようにした微細中空
室の製造方法。 - （２）特許請求の範囲第１項において、開孔部を封止す
る第３の層をエピタキシャル層とした微細中空室の製造
方法。 - （３）特許請求の範囲第１項において、開孔部を封止す
る第３の層を蒸着又はスパッタによつて形成するように
した微細中空室の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22737586A JPS6381983A (ja) | 1986-09-26 | 1986-09-26 | 微細中空室の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22737586A JPS6381983A (ja) | 1986-09-26 | 1986-09-26 | 微細中空室の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6381983A true JPS6381983A (ja) | 1988-04-12 |
| JPH0565065B2 JPH0565065B2 (ja) | 1993-09-16 |
Family
ID=16859821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22737586A Granted JPS6381983A (ja) | 1986-09-26 | 1986-09-26 | 微細中空室の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381983A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0595298A1 (en) * | 1992-10-28 | 1994-05-04 | Matsushita Electronics Corporation | A semiconductor device having a hollow around a gate electrode and a method for producing the same |
| JP2006020001A (ja) * | 2004-06-30 | 2006-01-19 | Kyocera Kinseki Corp | 圧電振動子の製造方法 |
-
1986
- 1986-09-26 JP JP22737586A patent/JPS6381983A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0595298A1 (en) * | 1992-10-28 | 1994-05-04 | Matsushita Electronics Corporation | A semiconductor device having a hollow around a gate electrode and a method for producing the same |
| US5536971A (en) * | 1992-10-28 | 1996-07-16 | Matsushita Electronics Corporation | Semiconductor device having a hollow around a gate electrode and a method for producing the same |
| US5559046A (en) * | 1992-10-28 | 1996-09-24 | Matsushita Electronics Corporation | Semiconductor device having a hollow around a gate electrode and a method for producing the same |
| JP2006020001A (ja) * | 2004-06-30 | 2006-01-19 | Kyocera Kinseki Corp | 圧電振動子の製造方法 |
| JP4512186B2 (ja) * | 2004-06-30 | 2010-07-28 | 京セラキンセキ株式会社 | 圧電振動子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0565065B2 (ja) | 1993-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993143A (en) | Method of making a semiconductive structure useful as a pressure sensor | |
| US4945769A (en) | Semiconductive structure useful as a pressure sensor | |
| US7413967B2 (en) | Yield improvement in silicon-germanium epitaxial growth | |
| US4891092A (en) | Method for making a silicon-on-insulator substrate | |
| JPH07111956B2 (ja) | エピタキシアル・シリコン膜 | |
| US7749817B2 (en) | Single-crystal layer on a dielectric layer | |
| US20020179563A1 (en) | Application of a strain-compensated heavily doped etch stop for silicon structure formation | |
| JPS6381983A (ja) | 微細中空室の製造方法 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| FR2522695A1 (fr) | Procede pour tirer du silicium monocristallin sur une couche formant masque | |
| JPH0563439B2 (ja) | ||
| JPS6376484A (ja) | 半導体圧力センサの製造方法 | |
| US20080213981A1 (en) | Method of Fabricating a Silicon-On-Insulator Structure | |
| JPH06112509A (ja) | マイクロマシンの製造方法 | |
| JP3055508B2 (ja) | 圧力検出器の製造方法 | |
| JP2003098025A (ja) | 半導体センサ及びその製造方法 | |
| JP3775629B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH02126678A (ja) | 半導体装置およびその製造方法 | |
| JP2932544B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH01214013A (ja) | Ｓｏｉ基体の製造方法 | |
| JPS59155917A (ja) | 半導体基板の製造方法 | |
| JPS61174736A (ja) | 誘電体分離基板の製造方法 | |
| JPS60201665A (ja) | 圧力・電気変換装置の製造方法 | |
| JPH05175121A (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPS62164876A (ja) | 多結晶膜の形成方法 |