JPS6381877A - 半導体負性抵抗素子 - Google Patents

半導体負性抵抗素子

Info

Publication number
JPS6381877A
JPS6381877A JP61226766A JP22676686A JPS6381877A JP S6381877 A JPS6381877 A JP S6381877A JP 61226766 A JP61226766 A JP 61226766A JP 22676686 A JP22676686 A JP 22676686A JP S6381877 A JPS6381877 A JP S6381877A
Authority
JP
Japan
Prior art keywords
layer
negative resistance
resistance element
mobility
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61226766A
Other languages
English (en)
Inventor
Noriaki Tsukada
塚田 紀昭
Kenzo Fujiwara
藤原 賢三
Yasuki Tokuda
徳田 安紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61226766A priority Critical patent/JPS6381877A/ja
Publication of JPS6381877A publication Critical patent/JPS6381877A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は量子井戸構造の井戸膜面に電界を印加するこ
とによって生ずる量子井戸内のホットエレクトロンを利
用した半導体負性抵抗素子に関するものである。
〔従来の技術〕
第2図は例えはアプライド フィツクス レターズ、4
0巻、493頁、 (1982年)(Appl、Phy
s、Lett、 Vol。
40、 p、493. (1982))に示された従来
の半導体真性抵抗素子の構造を示す断面図であり、図に
おいて、1は半絶縁性クロムドープGaAs基板、2は
分子線エピタキシー(MBE)により成長したGaAs
バッフyTfi、3はAlGaAs層、4はGaAs1
子井戸層、5a、5bは電極、6a、6bはオーミック
コンタクトである。
次に動作について説明する。第2図に示す半導体真性抵
抗素子は、AlGaAs層3にのみシリコンSiがドー
ピングされており、G a A s 層4にはドーピン
グされない、従って、A I G a A s層3のド
ナー電子はポテンシャルの低いG a A s164に
落ち込む。このGaAs層4はドーピングが行われてい
ないので、不純物散乱が著しく低く、非常に移動度が高
い。これに対してAlGaAs層3の移動度は非常に小
さい。次に、この様に構成された積層構造に対し電極5
a、5bによりオーミックコンタクト6a、6bを介し
て積層構造の層界面に平行方向に電圧を印加する場合を
考えてみる。印加電圧が低い場合は主にG a A s
 154の電子による電流が流れる。しかし、印加電圧
を高めると高移動度電子はその熱平衡状態より非常にエ
ネルギーの高い状態(ホットエレクトロン)にまで加速
される。電界方向に加速された電子のエネルギーは電子
−電子衝突によりランダムGこ散乱され、散乱電子の一
部はへテロ界面のポテンシャル障壁を越え移動度の低い
A I G a A s N 3に入り込みイオン化し
ていた母体ドナーと再結合する。高移動度G a A 
s Fi 4から低移動度AIGaA s 層3への電
子の散乱が生じると、本例の素子はガン効果の場合と同
じ様に真性抵抗を示す。この真性抵抗特性を用いた発振
器の発振周波数の上限は約IQIIH2と見積もられて
いる。
〔発明が解決しようとする問題点〕
しかし、従来の半導体真性抵抗素子は負性抵抗の出現す
る電界強度が2〜3 k V / c mと比較的太き
(、高移動度のGaAs層から低移動度のAlGaAs
1iへの電子のトランスファーレイトも小さいなどの問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、負性抵抗の出現する電界強度が低く、トラン
スファーレイトの大きい半導体負性抵抗素子を得ること
を目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体負性抵抗素子は高移動度の量子井
戸層及び低移動度層のおのおのの層界面が周期的凹凸構
造を有するものである。
〔作用〕
この発明においては、高移動度の量子井戸層及び低移動
度層のおのおのの層界面が周期的凹凸構造を有するから
電子−電子散乱の確率を増すとともに高移動度量子井戸
層内の散乱電子の低移動度層へのトランスファーレイト
を向上できる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図は本発明の一実施例による半導体真性抵抗素子の構造
を示す断面図であり、図において21は凹凸の周期構造
をもつAlGaAs層、22aはこの上に成長されたG
 a A s 層、23aはさらにこの上に成長された
AlGaA31i、22b、23bはそれぞれ引き続き
成長されたGaA、44. AxaaAsN、24はA
lGaAsキャップ層である。また第2図と同一符号は
同一部分を示す。
ここで上記凹凸のR¥I′pA構造は電子の平均自由行
程のオーダか、それ以下の周期をもつものとする。
次に本実施例の製造プロセスについて説明する。
半絶縁性GaAs1板1上にまずGaAsバッファ層2
を形成し、ついでノンドープAIC;aAs層21を成
長させる。この状態で成長を一時中断し、このAlGa
AsJI21上にホログラフインク、または電子線露光
とフォトレジストプロセスにより周期構造の凹凸を形成
する。この状態で再び結晶成長過程に入り、先ずノンド
ープのGaAsfff子井戸FI22aを成長し、引き
続きドーピングしたAlGaAsN25a、ノンドープ
GaAs層22b、  ドーピングAIGaAsJ12
3b。
AlGaAsキャップ層24を成長する。最後に’Rf
fi5a、5b及びオーミックコンタクト6a。
6bを形成して素子が完成する。
本実施例の動作は従来のものとほぼ同様に考えることが
出来るが、主な相違点は高移動度GaAs522a、2
2bが電子の加速方向に対して周期的に曲げられている
ため、加速された電子(または散乱された電子)が曲が
りくねったヘテロ界面に衝突する確率が増加することで
ある。雇移動度GaAsN22a、22bの電子のへテ
ロ界面への衝突確率の増加は電子−電子散乱確率の増加
を伴うとともに低移動度AIGaAsrfJ23a。
23bへのトランスファーレイトの増加を引き起こす、
従って、負性抵抗の現れる電界が従来のものより低くな
り、真性抵抗特性も明瞭に現れる。
なお、上記実施例では高移動度GaAs層が2本の場合
について説明したが、これは1本でも、また3本以上で
も良く、大電流用素子としては多数のGaAs層を有す
ることが望ましい。
また高移動度GaAs層の厚さを変えたいくつかの層を
用いれば多重周波数発振器としての作用を有する素子を
製作することも可能である。
また正弦波状の周期構造のかわりに三角波、のこぎり波
、矩形波の周期構造としても本実施例と同様の効果を奏
する。
またこのような負性抵抗素子は該素子に光を照射するこ
とによりその食性抵抗特性を変えることが可能であるが
、これは本発明の負性抵抗素子においても実施可能であ
る。
〔発明の効果〕
以上のように、この発明によれば、半導体負性抵抗素子
において、高移動度の量子井戸層及び低移動度層を周期
的凹凸構造を有するものとし、電子−電子散乱確率を増
し、電子のトランスファーレイトを向上させる構造とし
たから、負性抵抗特性の現れる印加電圧が低く、通常の
半導体回路との電圧の整合も良く、また食性抵抗特性が
従来のものより向上する効果がある。+ヨ廿盾つ1嘩癩
*  −@ ”in  a m I  ’J ilr 
’71第1図はこの発明の一実施例による半導体負性抵
抗素子の構成を示す断面図、第2図は従来の半導体真性
抵抗素子の構成を示す断面図である。
21はノンドープAIGaAsJ!L 22a、22b
はノンドープGaAs1i、23a、23bはドーピン
グされたAlGaAsji!、24はノンドープのAl
GaAs層である。
なお図中同一符号は同−又は相当部分を示す。

Claims (5)

    【特許請求の範囲】
  1. (1)高移動度の量子井戸層と該量子井戸層に隣接する
    低移動度層とを有するヘテロ多層構造と、該多層構造に
    対し層界方向に電圧を印加するための電圧印加手段とを
    備えた半導体負性抵抗素子において、 上記高移動度の量子井戸層及び上記低移動層のおのおの
    の層界面が周期的凹凸構造を有することを特徴とする半
    導体負性抵抗素子。
  2. (2)上記多層構造は半絶縁性GaAs基板上に成長し
    た表面に回折格子を形成したAlGaAs層上にGaA
    s層とAlGaAs層とを1回又は複数回繰返し成長し
    てなる多層構造であることを特徴とする特許請求の範囲
    第1項記載の半導体負性抵抗素子。
  3. (3)上記凹凸構造の周期を量子井戸層内電子の平均自
    由行程以下とすることを特徴とする特許請求の範囲第1
    項又は第2項記載の半導体負性抵抗素子。
  4. (4)上記量子井戸層は複数の同一または異なる構造の
    量子井戸層よりなることを特徴とする特許請求の範囲第
    1項ないし第3項のいずれかに記載の半導体負性抵抗素
    子。
  5. (5)上記半導体負性抵抗素子は該素子に対して光が照
    射されるとその負性抵抗特性が変化するものであること
    を特徴とする特許請求の範囲第1項ないし第4項のいず
    れかに記載の半導体負性抵抗素子。
JP61226766A 1986-09-25 1986-09-25 半導体負性抵抗素子 Pending JPS6381877A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61226766A JPS6381877A (ja) 1986-09-25 1986-09-25 半導体負性抵抗素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61226766A JPS6381877A (ja) 1986-09-25 1986-09-25 半導体負性抵抗素子

Publications (1)

Publication Number Publication Date
JPS6381877A true JPS6381877A (ja) 1988-04-12

Family

ID=16850281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226766A Pending JPS6381877A (ja) 1986-09-25 1986-09-25 半導体負性抵抗素子

Country Status (1)

Country Link
JP (1) JPS6381877A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991017488A2 (en) * 1990-05-03 1991-11-14 Gibson, Stewart, Harry Method of manufacturing an integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991017488A2 (en) * 1990-05-03 1991-11-14 Gibson, Stewart, Harry Method of manufacturing an integrated circuit
WO1991017488A3 (en) * 1990-05-03 1991-12-12 Gibson Stewart Harry Method of manufacturing an integrated circuit

Similar Documents

Publication Publication Date Title
EP0201686B1 (en) Semiconductor device comprising a superlattice
CA1186807A (en) Multi-dimensional quantum well device
US5047810A (en) Optically controlled resonant tunneling electronic devices
Altukhov et al. Effect of a terahertz cavity on the conductivity of short-period GaAs/AlAs superlattices
JPH04330790A (ja) 電子遷移効果装置及びその製造方法
Chow et al. Negative differential resistances from Hg1− xCdxTe‐CdTe single quantum barrier heterostructures
JPS6354777A (ja) 共振トンネル装置
JPS6381877A (ja) 半導体負性抵抗素子
US4814837A (en) Quantum well electron barrier diode
JPH0740570B2 (ja) 共鳴トンネリング装置
JPH08125215A (ja) 光制御共鳴透過振動子及びその製造方法
JPS62176162A (ja) 負性抵抗素子
JPS60219766A (ja) 半導体装置
JPS59181069A (ja) 半導体装置
Mimura et al. Visible light emission from GaAs field-effect transistor
JPS6250995B2 (ja)
US5473177A (en) Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon
JPH07105490B2 (ja) 半導体装置
JP2660808B2 (ja) 超高周波半導体装置及び超高周波発振器
JP2800245B2 (ja) 半導体装置
JP2876642B2 (ja) 量子井戸レーザ
JPS62293783A (ja) 共鳴トンネル・ダイオ−ド
Tsuchiya et al. Room temperature operation of high-performance AlAs/GaAs/AlAs resonant tunneling diodes with atomically controlled barrier width
JPS63181383A (ja) 超高周波半導体装置及び超高周波発振器
JPH02155263A (ja) 半導体光メモリ