JPS6380339A - トラツプ情報出力方式 - Google Patents
トラツプ情報出力方式Info
- Publication number
- JPS6380339A JPS6380339A JP61226532A JP22653286A JPS6380339A JP S6380339 A JPS6380339 A JP S6380339A JP 61226532 A JP61226532 A JP 61226532A JP 22653286 A JP22653286 A JP 22653286A JP S6380339 A JPS6380339 A JP S6380339A
- Authority
- JP
- Japan
- Prior art keywords
- module
- address
- trap
- control information
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 15
- 238000012423 maintenance Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトラップ情報出力方式に関し、特に情報処理シ
ステムにおけるトラップ情報出力方式に関する。
ステムにおけるトラップ情報出力方式に関する。
プログラムの実行の過程を調査するために、中央処理装
置の分岐命令トラップ機能を使用して実行された分岐命
令の主記憶上でのアドレスを逐次出力するという方法が
行われている。また、プログラムの実行の過程で不正命
令を検出するために、中央処理装置の不正命令トラップ
機能を使用してその不正命令の主記憶上でのアドレスを
出力する方法が行われている。
置の分岐命令トラップ機能を使用して実行された分岐命
令の主記憶上でのアドレスを逐次出力するという方法が
行われている。また、プログラムの実行の過程で不正命
令を検出するために、中央処理装置の不正命令トラップ
機能を使用してその不正命令の主記憶上でのアドレスを
出力する方法が行われている。
従来、この種のトラップ情報出力方式では、上述のよう
にして出力されるアドレスがいずれも絶対アドレスで示
されていた。
にして出力されるアドレスがいずれも絶対アドレスで示
されていた。
上述した従来のトラップ情報出力方式では、トラップ情
報の出力においてアドレスが絶対アドレスで出力されて
いる。ところが、プログラムは通常そのアセンブル単位
であるモジュール毎のアセンブルリストで示されており
、そのアセンブルリスト上でアドレスはモジュール内の
相対アドレスで示されているので、プログラムデバッグ
等の作業においてトラップ情報として出力された絶対ア
ドレスを１つのモジュール内のあるプログラムステップ
と対応づけるためには、プログラムの開発者や保守者が
モジュール名とそのモジュールが主記憶上に存在する領
域を示す絶対アドレスとを対応させて示すリンクマツプ
リストを常に参照しなければならないという欠点がある
。
報の出力においてアドレスが絶対アドレスで出力されて
いる。ところが、プログラムは通常そのアセンブル単位
であるモジュール毎のアセンブルリストで示されており
、そのアセンブルリスト上でアドレスはモジュール内の
相対アドレスで示されているので、プログラムデバッグ
等の作業においてトラップ情報として出力された絶対ア
ドレスを１つのモジュール内のあるプログラムステップ
と対応づけるためには、プログラムの開発者や保守者が
モジュール名とそのモジュールが主記憶上に存在する領
域を示す絶対アドレスとを対応させて示すリンクマツプ
リストを常に参照しなければならないという欠点がある
。
本発明の目的は、上述の点に鑑み、トラップ情報の出力
においてトラップ発生の原因となった命令のアドレスを
モジュール名とモジュール内の相対アドレスとで出力し
、プログラムの開発者や保守者のリンクマツプリストを
参照する負担を不要にするトラップ情報出力方式を提供
することにある。
においてトラップ発生の原因となった命令のアドレスを
モジュール名とモジュール内の相対アドレスとで出力し
、プログラムの開発者や保守者のリンクマツプリストを
参照する負担を不要にするトラップ情報出力方式を提供
することにある。
〔問題点を解決するための手段〕
本発明のトラップ情報出力方式は、主記憶上にロードさ
れているプログラムを構成するモジュールのモジュール
名とそのモジュールが主記憶上のどこに存在するかを示
す絶対アドレスとを制御情報として保持するモジュール
制御情報保持手段と、トラップ発生時に前記モジュール
制御情報保持手段に保持されている制御情報を参照して
トラップ発生の原因となった命令の絶対アドレスをモジ
ュール名とモジュール内の相対アドレスとに変換するア
ドレス変換手段と、このアドレス変換手段により変換さ
れたモジュール名とモジュール内の相対アドレスとによ
りトラップ発生の原因となった命令のアドレスを示して
トラップ情報を出力させるトラップ情報出力手段とを有
する。
れているプログラムを構成するモジュールのモジュール
名とそのモジュールが主記憶上のどこに存在するかを示
す絶対アドレスとを制御情報として保持するモジュール
制御情報保持手段と、トラップ発生時に前記モジュール
制御情報保持手段に保持されている制御情報を参照して
トラップ発生の原因となった命令の絶対アドレスをモジ
ュール名とモジュール内の相対アドレスとに変換するア
ドレス変換手段と、このアドレス変換手段により変換さ
れたモジュール名とモジュール内の相対アドレスとによ
りトラップ発生の原因となった命令のアドレスを示して
トラップ情報を出力させるトラップ情報出力手段とを有
する。
本発明のトラップ情報出力方式では、モジュール制御情
報保持手段が主記憶上にロードされているプログラムを
構成するモジュールのモジュール名とそのモジュールが
主記憶上のどこに存在するかを示す絶対アドレスとを制
御情報として保持し、アドレス変換手段がトラップ発生
時にモジュール制御情報保持手段に保持されている制御
情報を参照してトラップ発生の原因となった命令の絶対
アドレスをモジュール名とモジュール内の相対アドレス
とに変換し、トラップ情報出力手段がアドレス変換手段
により変換されたモジュール名とモジュール内の相対ア
ドレスとによりトラップ発生の原因となった命令のアド
レスを示してトラップ情報を出力させる。
報保持手段が主記憶上にロードされているプログラムを
構成するモジュールのモジュール名とそのモジュールが
主記憶上のどこに存在するかを示す絶対アドレスとを制
御情報として保持し、アドレス変換手段がトラップ発生
時にモジュール制御情報保持手段に保持されている制御
情報を参照してトラップ発生の原因となった命令の絶対
アドレスをモジュール名とモジュール内の相対アドレス
とに変換し、トラップ情報出力手段がアドレス変換手段
により変換されたモジュール名とモジュール内の相対ア
ドレスとによりトラップ発生の原因となった命令のアド
レスを示してトラップ情報を出力させる。
次に、本発明について図面を参照して説明する。
第１図は、本発明のトラップ情報出力方式の一実施例の
構成を示すブロック図である。本実施例のトラップ情報
出力方式は、アドレスをモジュール名とモジュール内の
相対アドレスとで示してトラップ情報を出力させるトラ
ップ情報出力手段１と、トラップ発生時にモジュール制
御情報保持手段３に保持されている制御情報（第２図参
照）を参照してトラップ発生の原因となった命令の絶対
アドレスをモジュール名とモジュール内の相対アドレス
とに変換するアドレス変換手段２と、制御情報を保持す
るモジュール制御情報保持手段３と、本実施例のトラッ
プ情報出力方式が実行される情報処理システムを制御す
る中央処理装置５と、トラップ発生の原因となった命令
を絶対アドレスで示すトラップ情報を格納する主記憶（
図示せず）上のトラップ情報格納域６と、トラップ情報
出力手段１の制御によりトラップ情報を出力する表示装
置７と、主記憶上にロードされているプログラムを構成
するモジュール４１．４２．４３．・・・、 ４ｎとか
ら構成されている。
構成を示すブロック図である。本実施例のトラップ情報
出力方式は、アドレスをモジュール名とモジュール内の
相対アドレスとで示してトラップ情報を出力させるトラ
ップ情報出力手段１と、トラップ発生時にモジュール制
御情報保持手段３に保持されている制御情報（第２図参
照）を参照してトラップ発生の原因となった命令の絶対
アドレスをモジュール名とモジュール内の相対アドレス
とに変換するアドレス変換手段２と、制御情報を保持す
るモジュール制御情報保持手段３と、本実施例のトラッ
プ情報出力方式が実行される情報処理システムを制御す
る中央処理装置５と、トラップ発生の原因となった命令
を絶対アドレスで示すトラップ情報を格納する主記憶（
図示せず）上のトラップ情報格納域６と、トラップ情報
出力手段１の制御によりトラップ情報を出力する表示装
置７と、主記憶上にロードされているプログラムを構成
するモジュール４１．４２．４３．・・・、 ４ｎとか
ら構成されている。
第２図を参照すると、モジュール制御情報保持手段３は
、主記憶上にロードされているモジュール４１．４２．
４３． −、４ｎのモジュール名Ｍｌ ＋ ＭＺ 。
、主記憶上にロードされているモジュール４１．４２．
４３． −、４ｎのモジュール名Ｍｌ ＋ ＭＺ 。
Ｍｓ、 ・・・、Ｍ、ｌとそれぞれのモジュールの主
記憶上での先頭アドレスを絶対アドレスで示すモジュー
ル先頭絶対アドレスＡ、、Ａ！、Ａ３．・・・、Ａ、ｌ
とを制御情報として保持している。
記憶上での先頭アドレスを絶対アドレスで示すモジュー
ル先頭絶対アドレスＡ、、Ａ！、Ａ３．・・・、Ａ、ｌ
とを制御情報として保持している。
次に、このように構成された本実施例のトラノプ情報出
力方式の動作について説明する。
力方式の動作について説明する。
分岐命令トラップや不正命令トラップが発生すると、中
央処理装置５によってトラップ情報格納域６にトラップ
の原因を示すトラップコードやトラップ発生の原因とな
った命令の絶対アドレス等がトラップ情報として格納さ
れ、トラップ情報出力手段１に制御が渡される。
央処理装置５によってトラップ情報格納域６にトラップ
の原因を示すトラップコードやトラップ発生の原因とな
った命令の絶対アドレス等がトラップ情報として格納さ
れ、トラップ情報出力手段１に制御が渡される。
トラップ情報出力手段１では、トラップ情報格納域６か
ら上述のトラップ情報が読み出され、このトラップ情報
中のトラップ発生の原因となった命令の絶対アドレスが
アドレス変換手段２に渡されてアドレス変換を行うこと
が要求される。
ら上述のトラップ情報が読み出され、このトラップ情報
中のトラップ発生の原因となった命令の絶対アドレスが
アドレス変換手段２に渡されてアドレス変換を行うこと
が要求される。
アドレス変換手段２では、モジュール制御情報保持手段
３に保持されている制御情報が参照され、トラップ情報
出力手段１から渡された絶対アドレスが主記憶上のどの
モジュールに属するかということを示すモジュール名と
そのモジュール内の相対アドレスとに変換され、このモ
ジュール名およびモジュール内の相対アドレスがトラッ
プ情報出力手段ｌに返送される。
３に保持されている制御情報が参照され、トラップ情報
出力手段１から渡された絶対アドレスが主記憶上のどの
モジュールに属するかということを示すモジュール名と
そのモジュール内の相対アドレスとに変換され、このモ
ジュール名およびモジュール内の相対アドレスがトラッ
プ情報出力手段ｌに返送される。
例えば、トラップの発生した命令の絶対アドレスが、
Ａ２≦Ａｘ＜Ａｌ
の条件を満たすＡｘであるとすると、モジュール先頭絶
対アドレスＡ２に対応するモジュール名Ｍ□とそのモジ
ュール内の相対アドレス（Ａｘ−Ａｉ とがアドレス変
換後の値としてトラップ情報出力手段１に返送される。
対アドレスＡ２に対応するモジュール名Ｍ□とそのモジ
ュール内の相対アドレス（Ａｘ−Ａｉ とがアドレス変
換後の値としてトラップ情報出力手段１に返送される。
このようにしてモジュール名とそのモジュール内の相対
アドレスとに変換されたトランプ発生の原因となった命
令のアドレスを含むトラップ情報が、トラップ情報出力
手段１によって表示装置７上に出力される。
アドレスとに変換されたトランプ発生の原因となった命
令のアドレスを含むトラップ情報が、トラップ情報出力
手段１によって表示装置７上に出力される。
なお、本実施例ではトラップ情報を出力する装置として
表示装置７を使用する場合について述べたが、印字装置
等の他の出力装置が使用できることはいうまでもない。
表示装置７を使用する場合について述べたが、印字装置
等の他の出力装置が使用できることはいうまでもない。
以上説明したように本発明は、トラップ発生時にトラン
プ発生の原因となった命令のアドレスをモジュール名と
そのモジュール内の相対アドレスとで示してトラップ情
報を出力させることにより、プログラムの開発者や保守
者がプログラム上の問題個所を各モジュールのアセンブ
ルリストで参照する際に、リンクマツプリストを用いて
モジュール名およびモジュール内の相対アドレスを割り
出すという作業が不要になりプログラムデバッグの効率
を向上させることができるという効果がある。
プ発生の原因となった命令のアドレスをモジュール名と
そのモジュール内の相対アドレスとで示してトラップ情
報を出力させることにより、プログラムの開発者や保守
者がプログラム上の問題個所を各モジュールのアセンブ
ルリストで参照する際に、リンクマツプリストを用いて
モジュール名およびモジュール内の相対アドレスを割り
出すという作業が不要になりプログラムデバッグの効率
を向上させることができるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、
第２図は第１図中のモジュール制御情報保持手段に保持
されている制御情報の内容の−・倒を示す図である。 図において、 １・・・トラップ情報出力手段、 ２・・・アドレス変換手段、 ３・・・モジュール制御情報保持手段、５・・・中央処
理装置、 ６・・・トラップ情報格納域、 ７・・・表示装置、 ４１、４２．４３．・・・、 ４ｎ・・・モジュールで
ある。
されている制御情報の内容の−・倒を示す図である。 図において、 １・・・トラップ情報出力手段、 ２・・・アドレス変換手段、 ３・・・モジュール制御情報保持手段、５・・・中央処
理装置、 ６・・・トラップ情報格納域、 ７・・・表示装置、 ４１、４２．４３．・・・、 ４ｎ・・・モジュールで
ある。
Claims (1)
- 【特許請求の範囲】 主記憶上にロードされているプログラムを構成するモジ
ュールのモジュール名とそのモジュールが主記憶上のど
こに存在するかを示す絶対アドレスとを制御情報として
保持するモジュール制御情報保持手段と、 トラップ発生時に前記モジュール制御情報保持手段に保
持されている制御情報を参照してトラップ発生の原因と
なった命令の絶対アドレスをモジュール名とモジュール
内の相対アドレスとに変換するアドレス変換手段と、 このアドレス変換手段により変換されたモジュール名と
モジュール内の相対アドレスとによりトラップ発生の原
因となった命令のアドレスを示してトラップ情報を出力
させるトラップ情報出力手段と、 を有することを特徴とするトラップ情報出力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226532A JPS6380339A (ja) | 1986-09-24 | 1986-09-24 | トラツプ情報出力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226532A JPS6380339A (ja) | 1986-09-24 | 1986-09-24 | トラツプ情報出力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6380339A true JPS6380339A (ja) | 1988-04-11 |
Family
ID=16846611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226532A Pending JPS6380339A (ja) | 1986-09-24 | 1986-09-24 | トラツプ情報出力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6380339A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04175834A (ja) * | 1990-11-07 | 1992-06-23 | Nec Corp | プログラム障害自動診断装置 |
-
1986
- 1986-09-24 JP JP61226532A patent/JPS6380339A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04175834A (ja) * | 1990-11-07 | 1992-06-23 | Nec Corp | プログラム障害自動診断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6380339A (ja) | トラツプ情報出力方式 | |
| JPS6020248A (ja) | 周期処理方式 | |
| JPS63120338A (ja) | プログラム変換装置 | |
| JPS6313210B2 (ja) | ||
| KR920010412B1 (ko) | 전전자 교환기 설치시 하드웨어 시험 프로그램의 터미널 출력지원방법 | |
| JPH0478938A (ja) | コンピュータ運用支援システム | |
| JPH06250889A (ja) | データ処理システムにおける障害処理方式 | |
| JPH02115951A (ja) | 高級言語プログラム保守デバッグ方式 | |
| JPH0833850B2 (ja) | 障害情報表示方式 | |
| JPH01230132A (ja) | ジェネレータ | |
| JPS60179847A (ja) | 実配列および仮配列間の整合性チエツク方式 | |
| JPS62248028A (ja) | 端末装置に対する入出力デ−タの変換方式 | |
| JPH03176740A (ja) | ソースファイルの互換方式 | |
| JPH037974B2 (ja) | ||
| JPS6345641A (ja) | 仮想計算機使用によるプログラムのデグレ−ドチエツク方式 | |
| JPS61265644A (ja) | インタフエ−ス・チエツク方式 | |
| JPH05197538A (ja) | プリコンパイラ方式における例外発生行番号表示方式 | |
| JPS63300333A (ja) | プログラムの命令実行数測定方式 | |
| JPS63228236A (ja) | シンボルアドレス出力方式 | |
| JPS63147224A (ja) | 画面表示形式のテスト方式 | |
| JPS63120303A (ja) | 汎用コントロ−ラ | |
| JPS63193240A (ja) | デバツク方式 | |
| JPH01134639A (ja) | トレース停止制御方式 | |
| JPH0353370A (ja) | 情報処理装置の並列処理装置 | |
| JPS59136854A (ja) | タスク遷移監視装置 |