JPS6380334A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS6380334A JPS6380334A JP61226972A JP22697286A JPS6380334A JP S6380334 A JPS6380334 A JP S6380334A JP 61226972 A JP61226972 A JP 61226972A JP 22697286 A JP22697286 A JP 22697286A JP S6380334 A JPS6380334 A JP S6380334A
- Authority
- JP
- Japan
- Prior art keywords
- program
- registers
- microprocessor
- register
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分１子〕
この発明は、複数のプログラムを実行する場合、その実
行の切替えをより高速に、より簡単に行うことが可能な
マイクロプロセッサに関するものである。
行の切替えをより高速に、より簡単に行うことが可能な
マイクロプロセッサに関するものである。
第２図は従来のマイクロプロセッサの構成を示す図であ
る。この図において、１はプロセッサがアドレス指定す
ることが可能な記憶装置、２，３゜４は、例えばプログ
ラムＡ、Ｂ、Ｃがそれぞれ占める領域、５はプログラム
Ａのための退ｉ領域、６はプログラムＢのための退避領
域、７はプログラムＣのための退避領域、８はマイクロ
プロセッサ、９は前記マイクロプロセッサ８内のレジス
タ群、１０はプログラムカウンタ、１１スタツクポイン
タ、］２はプロセッサステータスワードであり、プログ
ラムカウンタ１０．スタックポインタ１１、プロセッサ
ステータスワード１２はレジスタ群９の構成要素として
例示した。
る。この図において、１はプロセッサがアドレス指定す
ることが可能な記憶装置、２，３゜４は、例えばプログ
ラムＡ、Ｂ、Ｃがそれぞれ占める領域、５はプログラム
Ａのための退ｉ領域、６はプログラムＢのための退避領
域、７はプログラムＣのための退避領域、８はマイクロ
プロセッサ、９は前記マイクロプロセッサ８内のレジス
タ群、１０はプログラムカウンタ、１１スタツクポイン
タ、］２はプロセッサステータスワードであり、プログ
ラムカウンタ１０．スタックポインタ１１、プロセッサ
ステータスワード１２はレジスタ群９の構成要素として
例示した。
マイクロプロセッサ８上で複数のプログラムを動作させ
る場合、各プログラムが時分割でＣＰＵを使うことにな
る。この場合、１つのプログラムの実行単位をプロセス
と呼び、現在実行しているプロセスの実行を中断し、他
のプロセスの実行を開始することをゴロセススイッチと
呼び、従来はこのプロセススイッチを以下のような方法
で実現していた。
る場合、各プログラムが時分割でＣＰＵを使うことにな
る。この場合、１つのプログラムの実行単位をプロセス
と呼び、現在実行しているプロセスの実行を中断し、他
のプロセスの実行を開始することをゴロセススイッチと
呼び、従来はこのプロセススイッチを以下のような方法
で実現していた。
いま、プログラムＡが実行中で、プログラムＢ。
プログラムＣが中断されている状態から、プログラムＡ
の実行を中断し、プログラムＢの実行を再開する場合を
説明する。
の実行を中断し、プログラムＢの実行を再開する場合を
説明する。
まず、実行中のプログラムＡのレジスタの内容を退避領
域５に保存する。そして、メモリ上のプログラム管理情
報に基づいて次に起動するプログラムをプログラムＢに
決定する。そして、プログラムＢのレジスタの内容を退
避領域６よりマイクロプロセッサ８内のレジスタに復帰
させ、プログラムＢの中断時の状態にマイクロプロセッ
サ８を戻して実行を再開する。
域５に保存する。そして、メモリ上のプログラム管理情
報に基づいて次に起動するプログラムをプログラムＢに
決定する。そして、プログラムＢのレジスタの内容を退
避領域６よりマイクロプロセッサ８内のレジスタに復帰
させ、プログラムＢの中断時の状態にマイクロプロセッ
サ８を戻して実行を再開する。
以上述べた方法で、プログラムの切替えを行っており、
その制御を行っているのはマイクロプロセッサ８を制御
する基本ソフトウェアであるオペレーティングシステム
である。
その制御を行っているのはマイクロプロセッサ８を制御
する基本ソフトウェアであるオペレーティングシステム
である。
上記のような従来のマイクロプロセッサ８では、プロセ
ススイッチが起こるたびにマイクロプロセッサ８内の全
てのレジスタの内容をメモリ上に退避させ、メモリから
新たにレジスタの内容を読み込まなければならない。ま
た、起動およびゴロセスの決定もソフトウェアだけで行
っており、プロセススイッチに時間がかかるという問題
点があった。
ススイッチが起こるたびにマイクロプロセッサ８内の全
てのレジスタの内容をメモリ上に退避させ、メモリから
新たにレジスタの内容を読み込まなければならない。ま
た、起動およびゴロセスの決定もソフトウェアだけで行
っており、プロセススイッチに時間がかかるという問題
点があった。
この発明は、かかる問題点を解決するためになされたも
ので、プロセススイッチに伴うレジスタの内容変更の時
間を短縮することが可能なマイクロプロセッサを１辱る
ことを目的とする。
ので、プロセススイッチに伴うレジスタの内容変更の時
間を短縮することが可能なマイクロプロセッサを１辱る
ことを目的とする。
この発明に係るマイクロプロセ・ソサは、その内部にア
クティブなレジスタとは別にゴロセススイッチにより中
断されたプログラムのレジスタの内容を退避するための
退避用のレジスタ群を複数個備えるとともに、退避用の
レジスタ群のそれぞれにプロセススイッチ時の優先順位
を記ｔ０する優先順位レジスタを付加したものである。
クティブなレジスタとは別にゴロセススイッチにより中
断されたプログラムのレジスタの内容を退避するための
退避用のレジスタ群を複数個備えるとともに、退避用の
レジスタ群のそれぞれにプロセススイッチ時の優先順位
を記ｔ０する優先順位レジスタを付加したものである。
この発明においては、プロセススイッチ時に、実行中の
プログラムのレジスタの内容は退避用のレジスタ群に退
避され、実行を開始するプログラムのレジスタの内容は
退避用のレジスタ群のうちその優先順位レジスタの値の
最も優先するものからアクティブなレジスタに戻される
。
プログラムのレジスタの内容は退避用のレジスタ群に退
避され、実行を開始するプログラムのレジスタの内容は
退避用のレジスタ群のうちその優先順位レジスタの値の
最も優先するものからアクティブなレジスタに戻される
。
第１図はこの発明のマイクロプロセッサの一実施例の構
成を示す図である。
成を示す図である。
この図において、第２図と同一符号は同一部分を示し、
９ＥＩは前記マイクロプロセッサ８内のレジスタ群、９
ｂ〜９ｎはレジスタの内容の退避ニ使う退避用のレジス
タ群、１３ｂ〜１３ｎはプログラム実行順序決定に使用
する優先順位レジスタである。いま、ここでは、レジス
タＢ￥９ａにプログラムＡ、退避用のレジスタ群９ｂ、
９ｃにはそれぞれプログラムＢ、Ｃが退避されているも
のとする。
９ＥＩは前記マイクロプロセッサ８内のレジスタ群、９
ｂ〜９ｎはレジスタの内容の退避ニ使う退避用のレジス
タ群、１３ｂ〜１３ｎはプログラム実行順序決定に使用
する優先順位レジスタである。いま、ここでは、レジス
タＢ￥９ａにプログラムＡ、退避用のレジスタ群９ｂ、
９ｃにはそれぞれプログラムＢ、Ｃが退避されているも
のとする。
この発明のマイクロプロセッサ８においては、退避用の
レジスタ１洋９ｂ、９ｃは多重プログラミングのプログ
ラムの切替えを高速に行う作用がある。すなわら、従来
、プログラムの切替えの際には現在実行中のプログラム
のレジスタの内容を外部メモリの退避領域に退避させ、
実行を再開するプログラムのレジスタの内容を外部メモ
リから復元させてプログラムを切り替えていたが、この
発明では、レジスタの内容の退避・復元をマイクロプロ
セッサ８内の退避用のレジスタ？ｔＴ９ｂ、９ｃに対し
て行うので、プロセススイッチに要する時間を短縮でき
る。
レジスタ１洋９ｂ、９ｃは多重プログラミングのプログ
ラムの切替えを高速に行う作用がある。すなわら、従来
、プログラムの切替えの際には現在実行中のプログラム
のレジスタの内容を外部メモリの退避領域に退避させ、
実行を再開するプログラムのレジスタの内容を外部メモ
リから復元させてプログラムを切り替えていたが、この
発明では、レジスタの内容の退避・復元をマイクロプロ
セッサ８内の退避用のレジスタ？ｔＴ９ｂ、９ｃに対し
て行うので、プロセススイッチに要する時間を短縮でき
る。
また、１憂先順位レジスタ１３ｂ、１３ｃを用いること
により実行するプロセス決定のソフトウェア負荷を低減
することができる。すなわら、いま、プログラムＡが実
行中で、ゴログラムＢ、ゴログラムＣの実行が中断され
ている状態から、プログラムＢの実行を再開する場合、
従来はマイクロプロセッサ８を制御する基本ソフトウェ
アによりプログラムの贋先順位がメモリ上の管理情報に
基づいて管理され、基本ソフトウェアが起動プログラム
Ｂを決定していたが、この発明では、マイクロプロセッ
サ８がプログラムＢを保存している退避用のレジスタ群
９ｂの優先順位レジスタ１３ｂと、プログラムＣを保存
している退避用のレンスタｊ洋９Ｃの層先順位レジスタ
１３ｃとを比較して自動的に起動プログラムＢを決定す
るため、基本ソフトウェアの負荷を減らずことができる
。
により実行するプロセス決定のソフトウェア負荷を低減
することができる。すなわら、いま、プログラムＡが実
行中で、ゴログラムＢ、ゴログラムＣの実行が中断され
ている状態から、プログラムＢの実行を再開する場合、
従来はマイクロプロセッサ８を制御する基本ソフトウェ
アによりプログラムの贋先順位がメモリ上の管理情報に
基づいて管理され、基本ソフトウェアが起動プログラム
Ｂを決定していたが、この発明では、マイクロプロセッ
サ８がプログラムＢを保存している退避用のレジスタ群
９ｂの優先順位レジスタ１３ｂと、プログラムＣを保存
している退避用のレンスタｊ洋９Ｃの層先順位レジスタ
１３ｃとを比較して自動的に起動プログラムＢを決定す
るため、基本ソフトウェアの負荷を減らずことができる
。
この発明は以上説明したとおり、プロセススイッチによ
り中断されたプログラムのレジスタの内容を退避するた
めの退避用のレジスタ群を複数個備えるとともに、退避
用のレジスタ群のそれぞれにプロセススイッチ時の層先
順位を記憶する浸先順位レジスタを付加したので、マイ
クロプロセッサ上で複数のプログラムを実行する場合に
、プログラムの切替えを高速に行えるうえ、ソフトウェ
アの負荷を軽（できるという効果がある。
り中断されたプログラムのレジスタの内容を退避するた
めの退避用のレジスタ群を複数個備えるとともに、退避
用のレジスタ群のそれぞれにプロセススイッチ時の層先
順位を記憶する浸先順位レジスタを付加したので、マイ
クロプロセッサ上で複数のプログラムを実行する場合に
、プログラムの切替えを高速に行えるうえ、ソフトウェ
アの負荷を軽（できるという効果がある。
第１図はこの発明のマイクロプロセッサの一実施例の構
成を示す図、第２図は従来のマイクロプロセッサの構成
を示す図である。 図において、］は記憶装置、８はマイクロプロセッサ、
９ａはレジスタ群、９ｂ〜９ｎは退避用のレジスタｌ’
Ｒ１１０はプログラムカウンタ、１１はスタックポイン
タ、１２はプロセッサステータスワード、１３ｂ〜１３
ｎは愛児順位しジスクである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 ｕｌ（外２名） 第２図
成を示す図、第２図は従来のマイクロプロセッサの構成
を示す図である。 図において、］は記憶装置、８はマイクロプロセッサ、
９ａはレジスタ群、９ｂ〜９ｎは退避用のレジスタｌ’
Ｒ１１０はプログラムカウンタ、１１はスタックポイン
タ、１２はプロセッサステータスワード、１３ｂ〜１３
ｎは愛児順位しジスクである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 ｕｌ（外２名） 第２図
Claims (1)
- その内部にアクティブなレジスタとは別にプロセススイ
ッチにより中断されたプログラムの前記レジスタの内容
を退避するための退避用のレジスタ群を複数個備えると
ともに、前記退避用のレジスタ群のそれぞれにプロセス
スイッチ時の優先順位を記憶する優先順位レジスタを付
加したことを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226972A JPS6380334A (ja) | 1986-09-24 | 1986-09-24 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226972A JPS6380334A (ja) | 1986-09-24 | 1986-09-24 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6380334A true JPS6380334A (ja) | 1988-04-11 |
Family
ID=16853500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226972A Pending JPS6380334A (ja) | 1986-09-24 | 1986-09-24 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6380334A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2056198A1 (en) * | 2006-08-24 | 2009-05-06 | Netcleus Systems Corporation | Task processing device |
| JP2011138401A (ja) * | 2009-12-28 | 2011-07-14 | Fujitsu Ltd | プロセッサシステム、プロセッサシステムの制御方法、及び制御回路 |
-
1986
- 1986-09-24 JP JP61226972A patent/JPS6380334A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2056198A1 (en) * | 2006-08-24 | 2009-05-06 | Netcleus Systems Corporation | Task processing device |
| EP2056198A4 (en) * | 2006-08-24 | 2010-08-18 | Netcleus Systems Corp | TASK PROCESSING DEVICE |
| TWI426452B (zh) * | 2006-08-24 | 2014-02-11 | Kernelon Silicon Inc | Work processing device |
| JP2011138401A (ja) * | 2009-12-28 | 2011-07-14 | Fujitsu Ltd | プロセッサシステム、プロセッサシステムの制御方法、及び制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7412590B2 (en) | Information processing apparatus and context switching method | |
| JP3776449B2 (ja) | マルチタスク低電力制御装置 | |
| US5701493A (en) | Exception handling method and apparatus in data processing systems | |
| JP2002533807A (ja) | 割込み／ソフトウエア制御スレッド処理 | |
| US11734079B2 (en) | Methods of hardware and software-coordinated opt-in to advanced features on hetero ISA platforms | |
| JPS6380334A (ja) | マイクロプロセツサ | |
| JPS6227413B2 (ja) | ||
| US20220156074A1 (en) | Electronic device and multiplexing method of spatial | |
| JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
| JPS62151942A (ja) | タスク切換え方式 | |
| JPS6212535B2 (ja) | ||
| JP2847863B2 (ja) | マイクロプロセッサ割込み制御方式 | |
| JPH10240681A (ja) | 情報処理装置およびそのバス接続方法 | |
| JPS62221062A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS62217326A (ja) | 複数ｏｓ格納切替可能コンピユ−タ | |
| JPS6027948A (ja) | スケジユ−リング方法 | |
| JPH0821027B2 (ja) | Ａ／ｄ変換装置内蔵マイクロコンピュータ | |
| JPS60214046A (ja) | 異常終了処理制御方式 | |
| JPS58225469A (ja) | マルチプロセツサ制御方式 | |
| JPH06161781A (ja) | 情報処理方法および情報処理装置 | |
| JPS6277630A (ja) | 計算機の入出力制御方式 | |
| JP2000010908A (ja) | Ｄｍａコントローラ | |
| JP2001306488A (ja) | データ転送装置 | |
| JPH04172551A (ja) | 情報処理装置 | |
| JPH10240702A (ja) | 並列処理プロセッサおよびその処理方法 |