JPS6376608A - 高周波増幅装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像機器等に使用する高周波増幅装置に関す
るものである。

３　、、７ 従来の技術 近年、高周波増幅装置は、ＣＡＴＶ等のニューナディア
機器の発達に伴い、性能上今まで以上の改善が要望され
るようになってきた。

以下図面を参照しながら、上述した従来の高周波増幅装
置の一例について説明する。

第８図は従来の高周波増幅装置の構成を示す回路図、第
９図はそのＡＧＣ−混変調特性を示すものである。第８
図において、８１はデュアルゲートのＦＥＴ）ランジス
タであり、８４，８７，８６゜８９はバイパス用（結合
用）大容量（１００ｏ〜２０００ｐ　Ｆ　）の結合コン
デンサを示すものであり、８１１は帰還抵抗、８１０は
帰還容量を形成する帰還コンデンサ、８２，８３．８５
はバイアス抵抗であり、８１２はツェナーダイオード、
８８はチョークコイルで負荷となるものである。８Ａは
入力端子、８ＢはＡＧＣ端子、８Ｃは出力端子、８Ｄは
電源端子、８Ｅは電源端子を示す。

以上のように構成された高周波増幅装置について、以下
その動作を説明する。

まず、入力信号は結合コンデンサ８６を介して、デュア
ルゲートトランジスタ８１の第１ゲートに供給される。

ＦＥＴ）う／ジメタ８１のソースからは抵抗８２を介し
て直流電流がツェナーダイオード８１２に流れ込む。こ
のツェナーダイオード８１２によって形成される固定電
位が抵抗８３を介して、トランジスタ８１の第１ゲート
に与えられている。ドレインと第１ゲート間には、抵抗
８−１１と帰還コンデンサ８１０からなる帰還回路を挿
入して、入出力の広帯域性を確保している。ドレインに
は、チョークコイル８８を介して電源電圧が与えられ、
その出力は結合コンデンサ８９を介して出力端子８Ｃよ
り次段に供給される。トランジスタ８１の第２ゲートに
はＡＧＣ端子８Ｂより、ＡＧＣ電位が供給され、システ
ムの利得を制御している。

発明が解決しようとする問題点 このシステムの混変調特性は、第９図のようになる。第
９図は、横軸に利得制御量、縦軸に混変調排除能力をと
シ、実線により混変調特性をプロ６ヘー。

ツトしたものである。混変調特性は、実線９Ｂのように
なる。第９図において、信号のＡＧＣのディレィ点を９
Ｃ点に選べば、その９０点より４６゜の線をひき、実線
９Ｂとの交点９Ａに相当する利得制御量以上の点では、
希望信号と妨害信号のレベルが等しくても妨害を受ける
という欠点があった。

本発明は上記欠点に鑑み、利得制御量がある値以上のと
きに、混変調排除能を向上させる手段を有する高周波増
幅装置を提供するものである。

問題点を解決するための手段 上記問題点を解決するために、本発明の高周波増幅装置
は、増幅用トランジスタの前段に電流により、抵抗分を
可変できるダイオードを挿入し、第２ゲート電位を可変
させることによりトランジスタの電流を制御し、電流が
少なくなるときに利得が小さくなるリバースＡＧＣを構
成するとともに、動作電流の１部を前段に設置したダイ
オードに流し、その抵抗分を同時に変動させ、ダイオー
ドの抵抗分増加による、利得制御機能と、トラン６ｔ、
−７ ジスタによる利得制御機能とを同時に持たせるという構
成を備えたものである。

作　　用 本発明は上記した構成により、利得制御の最初（０〜１
０ｄＢ）では、トランジスタによる制御が行なわれるが
、ある点（例えば１０ｄＢ）以上になると、電流制限に
よる利得制御は、ダイオードの方が数倍以上大きな傾き
を持つので、ある点（例えば１ｏｄＢ）以上の制御は主
にダイオードによって行なわれることになる。ダイオー
ドの混変調特性は１１０ｄＥＬａ程は確保できるので、
利得制御時の混変調特性を大幅に改善できるという効果
を持つこととなる。

実施例 以下本発明の一実施例の高周波増幅装置について、図面
を参照しながら説明する。

第２図は本発明の一実施例を示すブロック図である。第
２図において、１１は減衰回路、１２は高周波増幅回路
、１３は直流電流系路、１４は電流分流系路、１Ａは入
力端子、ＩＢはＡＧＣ端子、７　、− １Ｃは出力端子を示すものである。

第１図は第２図の具体回路例を示したもので、２１はＦ
ＥＴ　）ランジスタ、２２，２１１はノくイバスコンデ
ンサ、２６は結合コンデンサ、２１０は帰還コンデンサ
、２９は帰還抵抗、２７，２４゜２８はチョークコイル
、２６はダイオード、２７は固定電位、２１２は電流分
流抵抗、２Ａは入力端子、２ＢはＡＧＣ端子、２Ｃは出
力端子、２Ｄは電源端子を示すものである。

第３図は本発明の第２の実施例を示すものであり、３１
はＦＥＴ）ランジスタ、３２．３１３はバイパスコンデ
ンサ、３１０，３７，３１２は結合コンデ／す、３３．
３４．３６はバイアス抵抗、３１４．３１５は分流用バ
イアス抵抗、３１はダイオード、３８．３９はチョーク
コイル、３６は固定電位で、３Ａは入力端子、３ＢはＡ
ＧＣ端子、３Ｃは出力端子、３Ｄは電源端子を示す。

第４図は第１図、第３図の固定電位の具体例を示すもの
で、４１はバイアス抵抗、４２はツェナーダイオード、
４Ａは入力端子、４Ｂは電源端子を示す。第５図は第１
図、第３図の固定電位の第２の具体例を示すもので、５
１．５２．５３Ｕバ　・イアス抵抗、６Ａは入力端子、
６Ｂは電源端子を示す。

第６図はＡＧＣ利得制御時発明による混変調改善の特性
を示すものであり、横軸にＡＧＣ量、縦軸に混変調検出
時の妨害電力レベルを示している。

第７図は本発明で使用するダイオードの動作曲線を示す
ものである。

以上のように構成された高周波増幅装置について、以下
、第１図〜第７図までを用いてその動作を説明する。

まず第２図において、入力信号は入力端子１Ａより減衰
回路１１に供給される。減衰回路１１は直流電流の増減
により、通過の抵抗分が変化し、第７図に示すように動
作電流に応じて信号の通過減衰量が変化する。電流がδ
μ八へ下になると急激に減衰量が増加する。電流系路１
３が減衰量を制御する。減衰回路１１の出力は、高周波
増幅回路１２に供給され、ここで増幅され、出力端子１
Ｃ９、。

より出力信号を次段に供給する。ＡＧＣ端子１ＢはＡＧ
Ｃ制御信号（直流）が入力され、リバースＡＧＣをかけ
るとともにＡＧＣに応じて変動する高周波増幅回路１２
の動作電流を電流系路１３を介して減衰回路１１に伝え
、減衰回路１１の動作電流を増減させる。このとき、高
周波増幅回路１２のＡＧＣ電位に対する減衰カーブを動
作電流に対してゆるやかな特性を持たせ、減衰回路１１
のＡＧＣ電位に対する減衰カーブを急激に立ち上がらせ
ることができる。このようにすれば、かかる高周波増幅
装置ではＡＧＣの減衰特性は最初は高周波増幅回路１２
により利得制御が進み、ある点板上（第６図の例では１
５ｄＢ）を越えたところから減衰回路１１の減衰の寄与
率が高周波増幅回路の減衰カーブを大幅に上まわるため
、その後の２０ｄＢ（〜３ｏｄＢ）にツイテは減衰回路
１１により利得制御がなされる。それ故に利得制御時の
混変調レベルは、減衰回路１１の混変調レベルに依存す
る。減衰回路１１として、ビンダイオードを使用すれば
１１０ｄＢμ（７５Ωｔｅｍ）以上は確保で１０、、−
ゾ きる。このようなシステムの特性は、第６図に示すよう
に、ＦＥＴ）う／ジスタだけを高周波増幅回路として用
いたときの特性Ａに比べて特性Ｂのようになり、従来例
で問題であったＡＧＣ動作時の混変調特性を改善させる
ことができる。さらに本実施例では動作電流を分流する
電流分流系路１４により、ダイオードに利得制御動作が
移行するようにしている。これによれば、ディレィ点を
自由に設定できるものである。

第１図は第２図の具体的な第１の実施例を示すものであ
って、信号は入力端子２Ａより供給さね。

結合コ／ドンサ２６を介して、利得制御用ダイオード２
５のカンードに供給される。ダイオード２５の両端には
チョークコイル２７．２４により、バイアスが供給され
、固定電位３ｏにて電流は吸収されることになる。信号
の通過レベルはダイオード２５を流れる電流により制御
され、その特性は第７図のようになる。ダイオード２５
を通過した信号はデュアルゲートのＦＥＴ　）ランジス
タ２１の第１ゲートに供給される。ＦＥＴトランジスタ
１１、、−７ ２１のソースはバイパスコンデンサ２２により交流成分
がおとされ、直流成分が抵抗２３とチョークコイル２４
を介して第１ゲートに与えられる。

抵抗２３により電位降下分だけ低い電位が第１ゲートに
与えられ、ＦＥＴ）う／ジメタ２１のソース電流に対し
て帰還作用として動作し、安定度を向上させている。Ｆ
ＥＴ）ランジスタ２１のドレインと第１ゲート間には、
帰還コンデンサ２１０と帰還抵抗２９にて構成される帰
還回路が挿入され、入出力のインピーダンスを下げ広帯
域性を確保している。このシステムの入出力の少なくと
も一方に同調回路を設ける場合には、帰還回路は特に必
要ない。ＦＥＴ　）ランジスタ２１のドレインには電源
端子２Ｄよりチョークコイル２８を介して高′成位が与
えられている。出力信号は出力端子２Ｃより次段に供給
さｎる。ＦＥＴ）ランジスタ２１の第２ゲートにはＡＧ
Ｃ端子２ＢよりＡＧＣ電位が与えられ、ＦＥＴ）ランジ
スタ２１の利得を制御するとともに、動作電流を制御し
、動作電流が制限されるに従ってその１部を使用するダ
イオード２５の動作電流を同時に制限することになり、
所望の動作を実現している。さらに、電流分流抵抗２１
２の値を小さくするに従って、ダイオード２５の電流を
制限するポイントが相対的に早くなるので、第６図の８
曲線の立上りをさらに早く設定できる。

以上のように本実施例によれば、２つのゲートを有する
ＦＥＴ　）ランジスタ２１のソース電流と利得制御用ダ
イオード２６とを動作電流を共用し、入力信号を利得制
御用ダイオード２５を介したのちに、ＦＥＴトランジス
タ２１にて増幅し、ＦＥＴトランジスタ２１の第２ゲー
ト電位を制御することにより、トランジスタ２１、ダイ
オード２６を同時に利得制御させるとともに、動作電流
に対する利得制御カーブの差を利用してダイオード２６
の動作が遅れるように自動的にディレィをかけ、さらに
、動作電流の一部を分流することにより、相対的にダイ
オードの減衰ポイントを早く設定でき、ダイオード２６
の混変調特性がトランジスタ２１よりも大きいことを利
用して利得制御時の混１３１、−７・ 変調特性を改善することができる。さらに付加的な効果
として、利得制御時のＦＥＴ　）ランジスタ２１の入力
容量の変化を軽減することができるという利点も有する
。さらに、最大利得時近辺ではトランジスタによる利得
制御がなされるため、利得制御量よりもＮＦの劣化が少
なくなり、利得制御時のＮＦが劣化しにくいという効果
もある。

次に本発明の第２の実施例について第３図を用いて説明
する。その動作は入力信号は入力端子３Ａよシ供給され
、結合コンデンサ３１０を介して、ダイオード３１１の
カソードに供給される。ダイオード３１１のアノードは
、チョークコイル３８と分流抵抗３１５とを介して、電
源端子３Ｄに接続されている。ダイオード３１１のカソ
ードはチョークコイル３９を介して、ＦＥＴ）う／ラス
タ３１のドレイ／に接続されている。ダイオード３１１
のカソードはさらに結合コンデンサ３７を介して、ＦＥ
Ｔ）ランジスタ３１の第１ゲートに接続され、さらに分
流抵抗３１４を介して電源端子３Ｄに接続されている。

ＦＥＴ）ランジスタ３１１４　　ｌ−；’ のソースは電流分をバイパスするバイパスコンデンサ３
２にて接地され、直流分は抵抗３３を介し固定電位３５
に流しこまれるとともにソース電位より抵抗３３にて電
位降下した電位が抵抗３４を介して第１ゲートにバイア
ス電位として供給される。

固定電位３０．３５の具体例としては第４図。

第６図に示すものがある。第４図は、ツェナーダイオー
ド４２にてツェナー電位に固定するものでちゃ、第５図
は低抵抗５２．５３の分割電位に抵抗６１を介して電流
を吸収するものである。信号はダイオード３１１を通り
、ＦＥＴ）う／ラスタ３１にて増幅されドレイ／より結
合コンデンサ３１２を介して次段に供給される。ＦＥＴ
）ランジスタ３１の第２ゲートにはＡＧＣ端子３Ｂより
、ＡＧＣ制御電位が与えられ、ＦＥＴ　）ランジスタ３
１の利得動作電流を制御するとともに、同時に、ダイオ
ード２１１の動作電流利得をも制御し、第１図の構成に
て示した基本動作をなしうるものである。ＦＥＴ　）ラ
ンジスタ３１の第１ゲートとド１５　ｌ−７ レイン間には抵抗３６と結合コンデンサ３７の直列回路
よりなる帰還回路が挿入され、入力・出力のインピーダ
ンスを下げ広帯域性を確保させているが、入力、出力の
少なくとも一方に同調回路を設ける場合はなくてもよい
。

このようにして、第２の実施例によれば、第１の実施例
と同等の効果を有するとともに、チョークコイルを１ケ
削減できるというメリットがある。

発明の効果 以上のように本発明は、利得制御用の直流制御端子を有
するトランジスタの動作電流とダイオードとの動作電流
を共用し、入力信号をダイオードを通したのち、増幅器
にて増幅し、トランジスタの利得制御用の制御電位にて
、両方の利得制御を行ない、ダイオードの利得制御をト
ランジスタの利得制御より自動的に遅らせることにより
、利得制御時の混変調特性を改善できるものである。

【図面の簡単な説明】

第１図は本発明の第１の実施例における高周波増幅装置
の回路図、第２図は本発明の基本構成を示すブロック図
、第３図は本発明の第２の実施例の回路図、第４図、第
５図はおのおの第２図、第３図の中で使用している固定
電位の具体例を示す回路図、第６図は本発明の混変調改
善を示す特性図、第７図は本発明で使用するダイオード
の特性図、第８図は従来例の構成を示す回路図、第９図
はその混変調特性を示す特性図である。 １１・・・・・・減衰回路、１２・・・・・・高周波増
幅回路、１３・・・・・・電流系路、１４・・・・・・
電流分流系路、２１゜３１・・・・・・ＦＥＴ　）ラン
ジスタ、２５，３１１・・・・・・利得減衰用ダイオー
ド、２７，２４．２８，３８゜３９・・・・・・チョー
クコイル、２７．３５・・・・・・固定電位、２１２，
３１４，３１５・・・用分流抵抗。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第６
図 第７図

Claims (5)

【特許請求の範囲】
1. （１）外部直流制御電位により、利得を制御できるトラ
   ンジスタと、このトランジスタの直流動作電流を共用し
   かつ、上記トランジスタの動作電流の一部が供給される
   ように設置されたダイオードとを有し、入力交流信号を
   上記ダイオードを介した後に、上記トランジスタにて増
   幅するとともに、上記トランジスタの利得、動作電流を
   制御する外部制御直流電位により上記トランジスタとダ
   イオードの利得を各々別々に制御することを特徴とする
   高周波増幅装置。
2. （２）トランジスタのソース側に、ソース電流を共用す
   るようにダイオードを設置し、入力交流信号は上記ダイ
   オードを介したのちに、上記トランジスタにて増幅する
   ことを特徴とする特許請求の範囲第１項記載の高周波増
   幅装置。
3. （３）トランジスタのドレイン側にドレイン電流を共用
   するようにダイオードを設置し、入力交流信号は上記ダ
   イオードを介したのちに上記トランジスタにて増幅する
   ことを特徴とする特許請求の範囲第１項記載の高周波増
   幅装置。
4. （４）外部制御電位によりトランジスタの動作電流を制
   御し、動作電流に対する利得減少の差を利用して、ダイ
   オードによる利得制御が後になるように、自動的にディ
   レイがかかるようにしたことを特徴とする特許請求の範
   囲第１項乃至第３項のいずれかに記載の高周波増幅装置
   。
5. （５）トランジスタの動作電流がゼロになる以前に、ダ
   イオードの電流が先にゼロになるように、上記トランジ
   スタの動作電流の１部を、上記ダイオードに流すように
   分流回路を設けることを特徴とする特許請求の範囲第１
   項乃至第４項のいずれかに記載の高周波増幅装置。