JPS6370971A - 位置決め情報書込装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気記録媒体の位置決め情報書込装置に関し、
特にその基準タロツク書込回路の位相判定回路に関する
。

〔従来の技術〕

この種の位置決め情報書込装置は、磁気記録装置の媒体
に位置決め情報を書込む前に、基準クロック信号を書込
んでおり、基準クロック書込゛回路の位相判定はモータ
１回転に１回行なわれるだけである。

従来、この基準クロック信号を磁気記録媒体に書き込む
場合、書き込み終了時には周波数の判定と位相の判定を
行なう。

この周波数の判定はモータ回転に同期した１発のブリイ
ンディックス信号で１周に一定の周波数のクロック数を
測定する。そのクロック数とあらかじめ設定されている
クロック数と同じであれば周波数ｍ比信号が送出され周
波数は合っているものと判断する。

また、位相判定は周波数判定で使用されているクロック
の周波数よりも一般的に８倍以上の周波数のクロックを
使用して位相判定信号を作りだしているが、モータの回
転変動があるため位相判定信号とプリインディックス信
号のタイミングがなかなか合わない。

第４図は従来の回路の各信号波形図を示している。すな
わち、まずブリインディクス信号２０に従って書始め位
相検出信号２２がハイ「１」になれば、基準クロック書
込動作信号２４がハイ「１」になり、基準クロック書込
動作を行なう。次のブリインディクス信号２０で基準ク
ロック書込信号２４はローｒ□、となり書込動作は終了
する。また、周波数確認信号２３がハイ「１」であれば
、書終り位相判定を行なう。その時位相確認信号２５が
ハイ［ＩＪにならなければ、再度次のプリインディック
ス信号２０を検出して基準クロック書込動作を行い、位
相確認信号２５がハイになるまで動作は繰返えされる。

〔発明が解決しようとする問題点〕 このように従来の基準クロック書込み回路の位相判定は
、モータの１回転に１回しか判定を行なうことができな
いため、基準クロック書込動作時間が非常に長いという
欠点があった。

本発明の目的は、このような欠点を除き、モータ１回転
分待つことなく位相判定を行ない、基準クロック信号の
書込動作時間の効率をよくした位置決め情報書込装置を
提供することにある。

〔問題点を解決するための手段〕

本発明の位置決め情報書込装置の構成は、記録媒体のセ
クタ信号とタロツク信号とを入力しこれらが一致した時
に書始め位相信号として出力する書始位相判定回路と、
前記書始め位相信号を入力して計数するカウンタと、こ
のカウンタの出力を順次デコ゛−ドして出力するデコー
ダと、このデコーダからの各出力にそれぞれ所定遅延を
与える複数の遅延回路と、これら遅延回路の各出力の論
理和を出力する論理和回路と、この論理和回路の出力と
前記クロック信号と前記セクタ信号と周波数確認信号と
を入力しこれらが一致した時に書終り位相信号として出
力する書終位相判定回路と、前記書始め位相信号によっ
て開始し前記書終り位相信号によって終了する書込信号
をつくるラッチ回路とを含み、この書込信号に従って基
準クロックの書込みを行うことを特徴とする 〔実施例〕 次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

まず、セクタ信号１１は書始め位相判定回路１と書終り
位相判定回路９に入力される。クロック信号１２は、書
始め位相判定回路１と書終り位相判定回路９に入力され
る。周波数確認信号１３は書終り位相判定回路９に入力
される。書始め位相判定回路１の出力は、カウンタ２と
ラッチ回路１０とに入力され、カウンタ２の出力はデコ
ーダ３に入力され、このデコーダ３の出力はカウンタ２
の出力をデコードして遅延回路４，５，６．７のいずれ
か１回路に入力される。これら遅延回路４゜５．６．７
の出力は論理和回路８に入力される。

論理和回路８の出力とカウンタ信号１１とクロック信号
１２と周波数確認信号１３は書終り位相判定回路９に入
力され、書終り位相判定回路９と書始め位相判定回路１
の出力はラッチ回路１０に入力され、ラッチ回路１０は
基準クロック書込動作信号１８を出力する。

次に第３図の波形図を参照して、本回路の動作説明をす
る。

書始め位相判定回路１は、クロック信号１２がハイｒ１
．の時セクタ信号１１の立上りで書始め位相検出信号１
４を送出する。この書始め位相検出信号１４はラッチ回
路１０の入力になり、ラッチ回路１０は基準クロック書
込動作信号１８をハイ「１」にし磁気記録媒体に基準ク
ロックを書き始める。

また、書始め位相検出信号１４はカウンタ２でカウント
され、カウンタ２の出力はデコーダ３でデコードされ、
遅延回路４を指定する。この遅延回路４は書始め位相検
出信号１４が送出されてから１回転遅れて遅延信号１５
を送出し、遅延信号１５は論理和回路８を通り、書終り
位相判定回路９へ入力される。書終り位相判定回路９は
遅延信号１５とタロツク信号１２と周波数確認信号１３
の論理積（アンド）をとり、それをセクタ信号１１の立
上りで基準クロック書込の始めと終りのつなぎぬ判断を
行ない位相確認信号１９を送出する。

位相確認信号１９がハイ「１」となったとき、基準タロ
ツク書込の始めと終りのつなぎ目が合った事を知り、つ
まり位相が合ったものと判断してラッチ回路１０に入力
され、基準クロック書込動作信号１８をローｒ□、とし
て基準クロック書込動作を終了する。

セクタ信号１１の１パルス目で位相が合わなかった場合
は、遅延信号１５で位相確認信号１９がハイにならず、
書始め位相判定回路１ではタロツク信号１２がハイの時
、セクタの立上りで次の書始め位相検出信号１４が出力
されてカウンタ２の入力となり、カウンタ２は「２」を
カウントする。

このカウンタ２の出力は、デコーダ３でデコードされて
遅延回路５を指定する。この遅延回路５では書始め位相
検出信号１４が送出されてから１回転遅れて遅延信号１
６を送出する。この様に書終り位相判定回路９には次々
と遅延信号が入力され、位相が最初の１回転で合わなか
った場合、１回転待つ必要がなく書き終り位相判定を行
なうことができる。

セクタ信号１１の１パルス、２パルスで位相が合わない
場合、書始め位相検出信号１１１が３パルス目で遅延回
路６を指定し、遅延回路６は１回転遅れて遅延信号１７
を送出する。書終り位相判定回路９ではクロック信号１
２と遅延信号１７と周波数確認信号１３とのアンドをと
り、セクタ信号１１の立上りで位相確認信号１９がハイ
になり、基準クロック書込み動作信号１８がローとなり
、基準タロツク書込み動作が終了する事になる。

本実施例では３パルス目で位相が合ったが、これに要し
た時間は１回転とセクタ信号４パルス分であって、従来
の方式では８回転を要したことに対して動作時間が短縮
されている。

第２図は遅延回路４〜７の一例の回路図である。

セレクト信号２８はマルチバイブレータ２６に入力され
、マルチバイブレータ２６の出力は、次のマルチバイブ
レータ２７に入力される。デコーダ３から送出されたセ
レクト信号２８の立上りでマルチバイブレータ２６はト
リガー信号２９を送出し、このトリガー信号２９はあら
かじめ設定された時間長だけハイになる。また、トリガ
ー信号２９の立下りでマルチバイブレータ２７は遅延信
号１５を送出し、この遅延信号１５はあらかじめ設定さ
れた時間長だけハイになる。遅延回路５，６゜７は遅延
回路４と同様の機能をもち、各遅延回路は１回転をｎ個
に分周されたセクタ信号１１のパルス数要することにな
る。

〔発明の効果〕

以上説明したように、本発明は、基準クロック書始めと
書終りのつなぎ目判定が２回転待つことがなく、１回転
にｎ分周されたセクタ信号で次々とつなぎ目の判定を行
なう事が出来るので、より効率のよい基準クロック書込
み回路が得られるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の遅延回路の一例の回路図、第３図は第１図の回
路の各部の信号波形図、第４図は従来の回路における信
号波形図である。

Claims (1)

【特許請求の範囲】
1. 記録媒体のセクタ信号とクロック信号とを入力しこれら
   が一致した時に書始め位相信号として出力する書始位相
   判定回路と、前記書始め位相信号を入力して計数するカ
   ウンタと、このカウンタの出力を順次デコードして出力
   するデコーダと、このデコーダからの各出力にそれぞれ
   所定遅延を与える複数の遅延回路と、これら遅延回路の
   各出力の論理和を出力する論理和回路と、この論理和回
   路の出力と前記クロック信号と前記セクタ信号と周波数
   確認信号とを入力しこれらが一致した時に書終り位相信
   号として出力する書終位相判定回路と、前記書始め信号
   によって開始し前記書終り位相信号によって終了する書
   込信号をつくるラッチ回路とを含み、この書込信号に従
   って基準クロックの書込みを行うことを特徴とする位置
   決め情報書込装置。