JPS6369382A - ビデオ処理用パルス成形回路 - Google Patents
ビデオ処理用パルス成形回路Info
- Publication number
- JPS6369382A JPS6369382A JP61214282A JP21428286A JPS6369382A JP S6369382 A JPS6369382 A JP S6369382A JP 61214282 A JP61214282 A JP 61214282A JP 21428286 A JP21428286 A JP 21428286A JP S6369382 A JPS6369382 A JP S6369382A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- shaping circuit
- vertical
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007493 shaping process Methods 0.000 title claims abstract description 23
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 16
- 230000003111 delayed effect Effects 0.000 claims 1
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 208000018583 New-onset refractory status epilepticus Diseases 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Details Of Television Scanning (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、テレビジ１ン受像機のたとえば−くデスタル
クランプ回路に必要なノクルスを出力するビデオ処理用
パルス成形回路に関する。
クランプ回路に必要なノクルスを出力するビデオ処理用
パルス成形回路に関する。
（従来の技術）
従来、）ｆ −） ／＃ルス成形回路は、第５図に示す
ように、同期信号を遅延させるＣＲ遅延回路によシ構成
されている。第６図は第５図の回路動作を説明するため
の波形図である。
ように、同期信号を遅延させるＣＲ遅延回路によシ構成
されている。第６図は第５図の回路動作を説明するため
の波形図である。
トランジスタＱｌｌのベースには、例えば水平同期信号
ａが供給される。同期信号ａの入力振幅をＶ１＋ＶＦと
すれば、同期信号期間トランジスタＱｌｌのエミッタ電
位はｖｌとなる。次に、同期信号期間が終了すると、ト
ランジスタＱｌｌのベースはアース電位となシ、このト
ランジスタＱｌｌはカットオフとなり、コンデンサ０１
ｍに蓄えられていた電荷は、定電流源Ｉｌｌにより放電
される。
ａが供給される。同期信号ａの入力振幅をＶ１＋ＶＦと
すれば、同期信号期間トランジスタＱｌｌのエミッタ電
位はｖｌとなる。次に、同期信号期間が終了すると、ト
ランジスタＱｌｌのベースはアース電位となシ、このト
ランジスタＱｌｌはカットオフとなり、コンデンサ０１
ｍに蓄えられていた電荷は、定電流源Ｉｌｌにより放電
される。
以上の動作により、コンデンサＣ１ｌの動作波形Ａは、
第２図のようになる。またトランジスタＱｓ＊ ＊ Ｑ
ｔｓによる差動増幅器により、コンデンサＣ１ｌの動作
波形Ａと基準電圧７章が比較され、トランジスタＱＩＳ
のコレクタよシ同期信号ａを遅延しり／＃ルスａ１が得
られる。トランジスタＱ１４は、同期信号期間オンとな
り、トランジスタＱＩ３のコレクタ波形から同期信号期
間のパルスを減じるためのものである。結果として第６
図の出力波形に示すようなｆ−）ノぐルスａｉ得る。
第２図のようになる。またトランジスタＱｓ＊ ＊ Ｑ
ｔｓによる差動増幅器により、コンデンサＣ１ｌの動作
波形Ａと基準電圧７章が比較され、トランジスタＱＩＳ
のコレクタよシ同期信号ａを遅延しり／＃ルスａ１が得
られる。トランジスタＱ１４は、同期信号期間オンとな
り、トランジスタＱＩ３のコレクタ波形から同期信号期
間のパルスを減じるためのものである。結果として第６
図の出力波形に示すようなｆ−）ノぐルスａｉ得る。
（発明が解決しようとする問題点）
第７図は、同期信号がない時の第５図のｒ−トパルス成
形回路における各部動作波形を示す。
形回路における各部動作波形を示す。
このように、同期信号のないときには、グートノ譬ルス
ａ１は得られない。
ａ１は得られない。
第８図に、映像信号処理回路の（デスタルクランプ回路
（明るさ調整回路）の−例を示す。
（明るさ調整回路）の−例を示す。
簡単に動作説明を行なう。トランジスタＱ４１のペース
に映像信号が加えられる。抵抗Ｒ４１とトランジスタＱ
４１のコレクタ電流により、直流レベルシフトした出力
がトランジスタＱ４・のペースニ加えられる。明るさ調
整用ボリウムｖ１４１により、トランジスタＱ０のペー
スに直流電位が与えられる。
に映像信号が加えられる。抵抗Ｒ４１とトランジスタＱ
４１のコレクタ電流により、直流レベルシフトした出力
がトランジスタＱ４・のペースニ加えられる。明るさ調
整用ボリウムｖ１４１により、トランジスタＱ０のペー
スに直流電位が与えられる。
スイッチＳＷ４．は、ダートパルスａ１の期間オンとな
シ、この期間にトランジスタＱ４．のペース電圧とトラ
ンジスタＱ４？の比較が行なわれる。
シ、この期間にトランジスタＱ４．のペース電圧とトラ
ンジスタＱ４？の比較が行なわれる。
トランジスタＱ４゜のペー、スミ圧が高ければ、トラン
ジスタＱ、。の；レクタ電流がトランジスタＱ４？のコ
レクタ電流より小さくなる。そして、トランジスタＱ４
＠ ｅ Ｑ４＠のカレントミラー回路を通して、コンデ
ンサＣ４１の放電が行なわれ、トランジスタＱ４ａのペ
ース電圧を下げる。更に、このペース電圧は、トランジ
スタＱ４！ ＋ ＱＣｓによる差動増幅器によって、基
準電圧Ｖ４１と比較され、トランジスタＱ４ｍのコレク
タ電流を増加せしめる。このコレクタ電流は、トランジ
スタＱ４４ ｅ Ｑａｓのカレントミラー回路を介して
出力され、トランジスタＱ４１のコレクタ電流を増加さ
せることになる。
ジスタＱ、。の；レクタ電流がトランジスタＱ４？のコ
レクタ電流より小さくなる。そして、トランジスタＱ４
＠ ｅ Ｑ４＠のカレントミラー回路を通して、コンデ
ンサＣ４１の放電が行なわれ、トランジスタＱ４ａのペ
ース電圧を下げる。更に、このペース電圧は、トランジ
スタＱ４！ ＋ ＱＣｓによる差動増幅器によって、基
準電圧Ｖ４１と比較され、トランジスタＱ４ｍのコレク
タ電流を増加せしめる。このコレクタ電流は、トランジ
スタＱ４４ ｅ Ｑａｓのカレントミラー回路を介して
出力され、トランジスタＱ４１のコレクタ電流を増加さ
せることになる。
従って、抵抗Ｒ４１による電圧降下が生じ、トランジス
タＱ４ｅのペース電位を下げる。
タＱ４ｅのペース電位を下げる。
以上のくシ返し動作によシ、トランジスタＱ４ｅのペー
ス側の出力波形の４デスタルミ位は、トランジスタＱ４
？のペース電位と等しくなるようにｔ！ｊ御される。
ス側の出力波形の４デスタルミ位は、トランジスタＱ４
？のペース電位と等しくなるようにｔ！ｊ御される。
今、上記の回路において、ダートパルスａ１のない状態
を考えると、スイッチＳＷ４ｍが開放状態であり、コン
デンサＣ４１にはトランジスタＱ４ｍのペース電流によ
り充電が行なわれる。コンデンサＣ４１の電圧は、トラ
ンジスタＱ４３のペース電流が零になるまで上昇し続け
る。このとき、トランジスタＱ４３のコレクタ電流は零
となるから、トランジスタＱ４．のコレクタ電流も零と
なる。よって、出力電位は、トランジスタＱ４１のエミ
ッタ電位と等しい電位まで上昇する。
を考えると、スイッチＳＷ４ｍが開放状態であり、コン
デンサＣ４１にはトランジスタＱ４ｍのペース電流によ
り充電が行なわれる。コンデンサＣ４１の電圧は、トラ
ンジスタＱ４３のペース電流が零になるまで上昇し続け
る。このとき、トランジスタＱ４３のコレクタ電流は零
となるから、トランジスタＱ４．のコレクタ電流も零と
なる。よって、出力電位は、トランジスタＱ４１のエミ
ッタ電位と等しい電位まで上昇する。
つまシ、ビデオ入力端子が開放状態のときなどに、テレ
ビの入力切換スイッチをビデオモードにすると、無人力
状態となるが、このような場合には、同期信号が存在し
ない。よって、このときは、第５図の回路からダートパ
ルスが出力されず、上記ペデスタルクランプ回路は、調
整とは無関係に画面を明るい方向に変化させてしまう。
ビの入力切換スイッチをビデオモードにすると、無人力
状態となるが、このような場合には、同期信号が存在し
ない。よって、このときは、第５図の回路からダートパ
ルスが出力されず、上記ペデスタルクランプ回路は、調
整とは無関係に画面を明るい方向に変化させてしまう。
そこでこの発明は、垂直帰線期間の一部の信号を利用し
、グートノクルスを作るための外部同期信号が無い場合
であっても、画面の明るさが一部とは無関係に変化しな
いようにしたビデオ処理用パルス成形回路を提供するこ
とを目的とする。
、グートノクルスを作るための外部同期信号が無い場合
であっても、画面の明るさが一部とは無関係に変化しな
いようにしたビデオ処理用パルス成形回路を提供するこ
とを目的とする。
［発明の構成］
（問題点を解決するための手段）
この発明は、無信号入力状態においても、垂直パルス発
生器からの垂直パルスを利用してｙ −トパルスを作る
ノ々ルス成形回路を設け、この回路の出力を本来の）ｆ
−） ／ｌｌスス形回路の出力に合成し、その出力をペ
デスタルクランプ回路のクラングツ母ルスとして用いる
ものである。
生器からの垂直パルスを利用してｙ −トパルスを作る
ノ々ルス成形回路を設け、この回路の出力を本来の）ｆ
−） ／ｌｌスス形回路の出力に合成し、その出力をペ
デスタルクランプ回路のクラングツ母ルスとして用いる
ものである。
（作用）
これにより、ペデスタルクランプ回路に対しては、無信
号入力状態においても常時）ｆ −） Ａ？パルスペデ
スタルクランプパルス）が加えられるため、従来の如く
無信号入力時に調整とは関係なく画面の明るさが変化さ
れてしまうというような不具合が生じることはない。
号入力状態においても常時）ｆ −） Ａ？パルスペデ
スタルクランプパルス）が加えられるため、従来の如く
無信号入力時に調整とは関係なく画面の明るさが変化さ
れてしまうというような不具合が生じることはない。
（実施例）
以下この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例であシ、入力端子１０には
、水平同期信号ａが供給される。この同期信号は、入力
ビデオ信号から分離したものであシ、）ｆ −） ノ譬
ルス成形回路１１に入力される。この）ｆ −） ／＃
ルス成形回路１１は、第５図で説明したものと同じであ
シ、出力端に（デスタルクラング用のダート−）母ルス
＆１を得る。このダートパルスａ１は、無信号補償回路
の加算器２３に供給される。
、水平同期信号ａが供給される。この同期信号は、入力
ビデオ信号から分離したものであシ、）ｆ −） ノ譬
ルス成形回路１１に入力される。この）ｆ −） ／＃
ルス成形回路１１は、第５図で説明したものと同じであ
シ、出力端に（デスタルクラング用のダート−）母ルス
＆１を得る。このダートパルスａ１は、無信号補償回路
の加算器２３に供給される。
無信号補償回路の入力端子２１には、垂直発振器２０か
らの垂直パルス２ｂが供給される。垂直ノ譬ルス２ｂは
、ノ母ルス成形回路２２に供給される。
らの垂直パルス２ｂが供給される。垂直ノ譬ルス２ｂは
、ノ母ルス成形回路２２に供給される。
このノ臂ルス成形回路２２は、垂直パルス２ｂを利用し
てペデスタル期間にダートパルスａ２を出力することが
できる。また、とのノ辛ルス成形回路２２には、同期信
号ａも供給されるが、この同期信号ａは、ビデオ入力信
号が存在するときに、同期信号ａをダートパルスａ２か
ら抜きとるためである。
てペデスタル期間にダートパルスａ２を出力することが
できる。また、とのノ辛ルス成形回路２２には、同期信
号ａも供給されるが、この同期信号ａは、ビデオ入力信
号が存在するときに、同期信号ａをダートパルスａ２か
ら抜きとるためである。
パルス成形回路２２の具体例は、第２図において詳述す
る。
る。
上記のように、無信号補償回路を設けることによシ、映
像処理回路にビデオ信号入力があっても又無くても、加
算器２３からは、ペデスタルクランプ回路２５に対して
イデスタルクランｆ／＃ルス（グートノヤルス）が出力
される。この結果、特に無信号入力時に、従来の如くペ
デスタルクランプ動作が停止して調整とは無関係に画面
の明るさが変動するということはなく、調整した明るさ
が得られる。（デスタルクラング回路２５は、第８図で
説明した回路と同じ構成である。
像処理回路にビデオ信号入力があっても又無くても、加
算器２３からは、ペデスタルクランプ回路２５に対して
イデスタルクランｆ／＃ルス（グートノヤルス）が出力
される。この結果、特に無信号入力時に、従来の如くペ
デスタルクランプ動作が停止して調整とは無関係に画面
の明るさが変動するということはなく、調整した明るさ
が得られる。（デスタルクラング回路２５は、第８図で
説明した回路と同じ構成である。
第２図は、）臂ルス成形回路２２を具体的に示している
。垂直ノぐルスは、トランジスタＱ□のペースに供給さ
れる。垂直パルスのハイレベル電位をｖｓ＋Ｖｙとする
と、コンデンサＣＳｔの電位は、垂直ノ４ルス期間以外
は、■、となる。垂直パルス期間は、トラン・ゾスタＱ
ｌｌはカットオフし、コンデンサＣ１の電荷は定電流源
Ｉ１１を介して放電される。
。垂直ノぐルスは、トランジスタＱ□のペースに供給さ
れる。垂直パルスのハイレベル電位をｖｓ＋Ｖｙとする
と、コンデンサＣＳｔの電位は、垂直ノ４ルス期間以外
は、■、となる。垂直パルス期間は、トラン・ゾスタＱ
ｌｌはカットオフし、コンデンサＣ１の電荷は定電流源
Ｉ１１を介して放電される。
よって、トランジスタＱ■のペース信号波形（トランジ
スタＱｌｌのエミッタ出力波形）は、第３図に示すよう
になる。この出力波形は、トランジスタＱｌ！ ＋ Ｑ
ｓｓ ＋定電流源Ｉｌｌによる差動増幅器によシ、基準
電圧ｖ！、と比較される。
スタＱｌｌのエミッタ出力波形）は、第３図に示すよう
になる。この出力波形は、トランジスタＱｌ！ ＋ Ｑ
ｓｓ ＋定電流源Ｉｌｌによる差動増幅器によシ、基準
電圧ｖ！、と比較される。
トランジスタＱ、のペース電位がトランジスタＱＳ３の
ペース電位よシ高い期間は、トランジスタＱ、３のコレ
クタ電流が抵抗Ｒ，，Ｋ流れるため、トランジスタＱＳ
Ｓのコレクタ出力波形ＯＵＴは、第３図に示すようにな
る。トランジスタＱ１．及び抵抗Ｒｏは、垂直ノ９ルス
期間に、上記出力（トランジスタＱ１ｍのコレクタ波形
）パルスが得られるように、制御するための回路である
。
ペース電位よシ高い期間は、トランジスタＱ、３のコレ
クタ電流が抵抗Ｒ，，Ｋ流れるため、トランジスタＱＳ
Ｓのコレクタ出力波形ＯＵＴは、第３図に示すようにな
る。トランジスタＱ１．及び抵抗Ｒｏは、垂直ノ９ルス
期間に、上記出力（トランジスタＱ１ｍのコレクタ波形
）パルスが得られるように、制御するための回路である
。
従って、無信号入力時には、トランジスタＱ、３のコレ
クタ出力が、トランジスタｑｓｅを介して、抵抗Ｒ１の
端子にあられれ、これが、第８図のスイッチｓ′ｗ４□
制御パルスとして用いられる。
クタ出力が、トランジスタｑｓｅを介して、抵抗Ｒ１の
端子にあられれ、これが、第８図のスイッチｓ′ｗ４□
制御パルスとして用いられる。
また、ビデオ信号存在時には、ｇ６図に示した同期信号
＆が得られる。同期信号ａが垂直帰線期間における等価
ノ４ルスをも含むものであれば、これが、トラン・ゾス
タＱｓｓのペースに供給されているので、トランジスタ
Ｑｓｅのペースに加えられる信号は、第３図の０ＵＴ−
同期信号として示すような波形ａ２になる。更にこのと
きは、同期信号具が存在するのであるから、トランジス
タｑｓｖのペースにダートパルスａ１が供給されている
。従って、従来と同様なイデスタルクランプ処理が得ら
れる。
＆が得られる。同期信号ａが垂直帰線期間における等価
ノ４ルスをも含むものであれば、これが、トラン・ゾス
タＱｓｓのペースに供給されているので、トランジスタ
Ｑｓｅのペースに加えられる信号は、第３図の０ＵＴ−
同期信号として示すような波形ａ２になる。更にこのと
きは、同期信号具が存在するのであるから、トランジス
タｑｓｖのペースにダートパルスａ１が供給されている
。従って、従来と同様なイデスタルクランプ処理が得ら
れる。
ビデオ信号には、垂直帰線期間に文字多重信号等の情報
が含まれていることがある。このような情報が含まれて
いる場合は、この情報期間をにデスタルクランデするこ
とができないので、水平ブランキングパルスと上記フラ
ンジパルスとの論理積出力を、実際のペデスタルクラン
プパルスとして用いても良い。更に、ベデスタルク、２
ンデ処理は、輝度信号に対して行なうのみならず、色俵
調出力に対して行なっても良い。
が含まれていることがある。このような情報が含まれて
いる場合は、この情報期間をにデスタルクランデするこ
とができないので、水平ブランキングパルスと上記フラ
ンジパルスとの論理積出力を、実際のペデスタルクラン
プパルスとして用いても良い。更に、ベデスタルク、２
ンデ処理は、輝度信号に対して行なうのみならず、色俵
調出力に対して行なっても良い。
第４図は、垂直パルス発生器の他の例である。
この垂直パルス発生器は、例えば２ ｘ ｆＨ（ｆｉｌ
：水平周波数）のクロックをダウンカウンタ３ｏに供
給し、そのカウント出力をダート回路３１に供給するこ
とで、垂直周波数の垂直パルスを得る回路である。ビデ
オ入力があるときは、同期分離された垂直同期号を用い
てリセットノ臂ルスを作り、これをリセット端子に供給
しているので、垂直パルスは、入力ビデオ信号に同期し
たものとなる。しかし、無信号入力時には、この回路は
、垂直周波数で垂直パルスを発生しフリーラン状態とな
る。
：水平周波数）のクロックをダウンカウンタ３ｏに供
給し、そのカウント出力をダート回路３１に供給するこ
とで、垂直周波数の垂直パルスを得る回路である。ビデ
オ入力があるときは、同期分離された垂直同期号を用い
てリセットノ臂ルスを作り、これをリセット端子に供給
しているので、垂直パルスは、入力ビデオ信号に同期し
たものとなる。しかし、無信号入力時には、この回路は
、垂直周波数で垂直パルスを発生しフリーラン状態とな
る。
この垂直ノ９ルス発生器を利用して、ペデスタルクラン
プ・９ルスを得ようとすれば、カウンタの出力を利用し
た簡単なダート回路３２を設けるだけでよい。
プ・９ルスを得ようとすれば、カウンタの出力を利用し
た簡単なダート回路３２を設けるだけでよい。
［発明の効果］
以上説明したようにこの発明によると、無信号入力時の
ように、同期信号のない場合でもｒ −トパルスを得る
ことができ、画面の明るさが調整とは無関係に変動する
ことは無くなる。
ように、同期信号のない場合でもｒ −トパルスを得る
ことができ、画面の明るさが調整とは無関係に変動する
ことは無くなる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図のパルス成形回路を具体的に示す回路図、第３
図は第２図の回路の各部信号波形を示す図、第４図は垂
直ノクルス発生器の例を示す図、第５図は）ｆ −）
／母ルス成形回路を示す図、第６図、第７図は第５図の
回路動作を説明するのに示した６部付号波形図、第８図
はペデスタルクランプ回路を示す図である。 １１・・・）ｆ −） ／＃ルス成形回路、２０・・・
垂直発振器、２２・・・パルス成形回路、２３・・・加
算器、２５・・・ペデスタルクランプ回路。
は第１図のパルス成形回路を具体的に示す回路図、第３
図は第２図の回路の各部信号波形を示す図、第４図は垂
直ノクルス発生器の例を示す図、第５図は）ｆ −）
／母ルス成形回路を示す図、第６図、第７図は第５図の
回路動作を説明するのに示した６部付号波形図、第８図
はペデスタルクランプ回路を示す図である。 １１・・・）ｆ −） ／＃ルス成形回路、２０・・・
垂直発振器、２２・・・パルス成形回路、２３・・・加
算器、２５・・・ペデスタルクランプ回路。
Claims (2)
- （１）同期信号を基準にしてこれより遅延したゲートパ
ルスを成形するゲートパルス成形回路と、垂直パルス発
生手段からの垂直パルスを用いて垂直帰線期間の所定期
間内に同期信号を除いたパルスを発生するパルス成形回
路と、前記ゲートパルス成形回路からの前記ゲートパル
スと前記パルス成形回路からのパルスとの加算出力をペ
デスタルクランプパルスとして出力する出力手段とを具
備したことを特徴とするビデオ処理用パルス成形回路。 - （２）前記出力手段は、前記加算出力と水平ブランキン
グパルスの論理積をとったパルスを出力することを特徴
とする特許請求の範囲第１項記載のビデオ処理用パルス
成形回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61214282A JPH0728378B2 (ja) | 1986-09-11 | 1986-09-11 | ビデオ処理用パルス成形回路 |
| GB8721281A GB2197562B (en) | 1986-09-11 | 1987-09-10 | Video signal processing pulse producing circuit |
| DE19873730623 DE3730623A1 (de) | 1986-09-11 | 1987-09-11 | Schaltung zur erzeugung eines video-signalverarbeitungsimpulses |
| KR1019870010087A KR910002777B1 (ko) | 1986-09-11 | 1987-09-11 | 비디오처리용 펄스성형회로 |
| US07/632,426 US5140421A (en) | 1986-09-11 | 1990-12-24 | Video signal processing pulse producing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61214282A JPH0728378B2 (ja) | 1986-09-11 | 1986-09-11 | ビデオ処理用パルス成形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6369382A true JPS6369382A (ja) | 1988-03-29 |
| JPH0728378B2 JPH0728378B2 (ja) | 1995-03-29 |
Family
ID=16653152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61214282A Expired - Lifetime JPH0728378B2 (ja) | 1986-09-11 | 1986-09-11 | ビデオ処理用パルス成形回路 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH0728378B2 (ja) |
| KR (1) | KR910002777B1 (ja) |
| DE (1) | DE3730623A1 (ja) |
| GB (1) | GB2197562B (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5363807A (en) * | 1976-11-18 | 1978-06-07 | Matsushita Electric Ind Co Ltd | Direct current component regenerator of television receiver |
| JPS59218080A (ja) * | 1983-05-25 | 1984-12-08 | Matsushita Electric Ind Co Ltd | ペデスタルレベルクランプ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4410907A (en) * | 1981-11-16 | 1983-10-18 | Rca Corporation | Burst gate keying and back porch clamp pulse generator |
-
1986
- 1986-09-11 JP JP61214282A patent/JPH0728378B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-10 GB GB8721281A patent/GB2197562B/en not_active Expired - Lifetime
- 1987-09-11 DE DE19873730623 patent/DE3730623A1/de active Granted
- 1987-09-11 KR KR1019870010087A patent/KR910002777B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5363807A (en) * | 1976-11-18 | 1978-06-07 | Matsushita Electric Ind Co Ltd | Direct current component regenerator of television receiver |
| JPS59218080A (ja) * | 1983-05-25 | 1984-12-08 | Matsushita Electric Ind Co Ltd | ペデスタルレベルクランプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3730623A1 (de) | 1988-03-17 |
| GB8721281D0 (en) | 1987-10-14 |
| DE3730623C2 (ja) | 1992-11-05 |
| GB2197562B (en) | 1990-10-10 |
| KR910002777B1 (ko) | 1991-05-04 |
| KR880004679A (ko) | 1988-06-07 |
| GB2197562A (en) | 1988-05-18 |
| JPH0728378B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2723895B2 (ja) | クランプ回路 | |
| JPS6369382A (ja) | ビデオ処理用パルス成形回路 | |
| US4278994A (en) | Circuit arrangement in a color television encoder | |
| JP3356815B2 (ja) | ビデオ信号の適応型白−圧縮用回路 | |
| JP2003158749A (ja) | カラービデオ表示信号プロセッサ | |
| JP2501517Y2 (ja) | 色調調整回路 | |
| JPH079491Y2 (ja) | ダイナミックコンバーゼンス回路 | |
| JPH0342786Y2 (ja) | ||
| JPH0413375A (ja) | 同期分離回路 | |
| EP0680228B1 (en) | Video signal processing circuit | |
| JPS6010145Y2 (ja) | テレビ受像機 | |
| JPH0334275B2 (ja) | ||
| JPS6046688A (ja) | カラ−ビデオカメラ | |
| JPH0429478A (ja) | ビデオ信号マスキング装置 | |
| KR930007502Y1 (ko) | 캠코더의 수평동기 신호발생 장치 | |
| JPH0420175A (ja) | 垂直画面位置制御装置 | |
| KR940000159Y1 (ko) | 고화질용 키드 펄스 발생기 | |
| JPS6121896Y2 (ja) | ||
| JPS63146668A (ja) | 画質調整装置 | |
| JPH0461566A (ja) | 映像信号の輪郭補正回路 | |
| JPH04207864A (ja) | テレビモニタ | |
| JPS62164379A (ja) | ブランキング用信号発生回路 | |
| JPH02141075A (ja) | 映像信号処理回路 | |
| JPS6220475A (ja) | 同期結合装置 | |
| JPH01123589A (ja) | シエーデイング補正回路 |