JPS6367657A - 拡張インデツクスアドレシング方式 - Google Patents
拡張インデツクスアドレシング方式Info
- Publication number
- JPS6367657A JPS6367657A JP21317186A JP21317186A JPS6367657A JP S6367657 A JPS6367657 A JP S6367657A JP 21317186 A JP21317186 A JP 21317186A JP 21317186 A JP21317186 A JP 21317186A JP S6367657 A JPS6367657 A JP S6367657A
- Authority
- JP
- Japan
- Prior art keywords
- index value
- address
- base address
- value
- holding means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 12
- 230000000694 effects Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の拡張インデックスアドレシング
方式に関し、特に中央処理装置における記憶空間アドレ
シングの拡張インデックスアドレシング方式に関する。
方式に関し、特に中央処理装置における記憶空間アドレ
シングの拡張インデックスアドレシング方式に関する。
従来、ベースアドレスとインデックス値を用いて記憶空
間のアドレシングを行う方式に関しては、ベースアドレ
スとインデックス値との和を命令の対象となる実効アド
レスとしていた。
間のアドレシングを行う方式に関しては、ベースアドレ
スとインデックス値との和を命令の対象となる実効アド
レスとしていた。
上述した従来のインデックスアドレシング方式では、プ
ログラム中の各命令で指定されるベースアドレス保持手
段、一般にはベースレジスタと、インテ・ソクス値保持
手段、一般にはインテ・ソクスレジスタとによって各命
令の対象とする領域、すなわち実効アドレスがただ１つ
定まる。
ログラム中の各命令で指定されるベースアドレス保持手
段、一般にはベースレジスタと、インテ・ソクス値保持
手段、一般にはインテ・ソクスレジスタとによって各命
令の対象とする領域、すなわち実効アドレスがただ１つ
定まる。
そのため、記憶空間上のいくつかの異なる領域に対して
同様の処理を実行しようとすると、ベースアドレスまた
はインデックス値を変更しながら同一命令を繰返し実行
しなければならない。
同様の処理を実行しようとすると、ベースアドレスまた
はインデックス値を変更しながら同一命令を繰返し実行
しなければならない。
特に、図形処理における配列演算のようなプログラムで
は、配列の任意の要素を中心にその前後のアドレスに対
して同様な処理を行なうことが多い。このような場合、
従来の方式では、記憶空間をアドレス値の増加する方向
および減少する方向の双方に対して個々に命令を実行す
る必要が生じる。また、使用可能なレジスタの数が限ら
れている場合には、レジスタの内容を一時的に退避して
おく必要も生じ、時間的、空間的なオーバーヘッドが生
じるという欠点がある。
は、配列の任意の要素を中心にその前後のアドレスに対
して同様な処理を行なうことが多い。このような場合、
従来の方式では、記憶空間をアドレス値の増加する方向
および減少する方向の双方に対して個々に命令を実行す
る必要が生じる。また、使用可能なレジスタの数が限ら
れている場合には、レジスタの内容を一時的に退避して
おく必要も生じ、時間的、空間的なオーバーヘッドが生
じるという欠点がある。
本発明の目的は、簡単な方式により上記欠点を除去し、
効率の良い記憶空間アドレッシングを可能とする拡張イ
ンデックスアドレッシング方式を提供することにある。
効率の良い記憶空間アドレッシングを可能とする拡張イ
ンデックスアドレッシング方式を提供することにある。
本発明の拡張インデックスアドレシング方式の構成は、
記憶空間の参照に関し、てベースアドレスを格納するベ
ースアドレス保持手段と、インデックス値を格納するイ
ンデックス値保持手段とを有する実効アドレス生成手段
において、ベースアドレスにインデックス値を加えた値
を第１の実効アドレスとするとともに、インデックス値
が０でない場合にはベースアドレスからインデックス値
を減じた値も第２の実効アドレスとし、前記第１および
第２の実行アドレスで指定されるおのおのの記憶領域を
同一処理の対象とすることを特徴とする。。
記憶空間の参照に関し、てベースアドレスを格納するベ
ースアドレス保持手段と、インデックス値を格納するイ
ンデックス値保持手段とを有する実効アドレス生成手段
において、ベースアドレスにインデックス値を加えた値
を第１の実効アドレスとするとともに、インデックス値
が０でない場合にはベースアドレスからインデックス値
を減じた値も第２の実効アドレスとし、前記第１および
第２の実行アドレスで指定されるおのおのの記憶領域を
同一処理の対象とすることを特徴とする。。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のデータの流れを中心に示す
ブロック図である。
ブロック図である。
図中１０１は実効アドレス生成手段であり、ベースアド
レス保持手段１０２と、インデックス値保持手段１０３
を含んでいる。
レス保持手段１０２と、インデックス値保持手段１０３
を含んでいる。
ベースアドレス保持手段１０２およびインデックス値保
持手段１０３には、プログラム１０４によって値を設定
することができる。
持手段１０３には、プログラム１０４によって値を設定
することができる。
プログラム１０４がベースアドレス保持手段１０２およ
びインデックス値保持手段１０３に格納されている値を
使用し、て記憶空間１０５中の領域を参照する際の実効
アドレス生成は、次のようにして行なわれる。
びインデックス値保持手段１０３に格納されている値を
使用し、て記憶空間１０５中の領域を参照する際の実効
アドレス生成は、次のようにして行なわれる。
すなわち、ベースアドレス保持手段１０２中に格納され
ているベースアドレスに、インデックス値保持手段１０
３中に格納されているインテ・・ノクス値を加算器４０
で加えて実効アドレスとし、さらに、インテ・ソクス値
がＯでないならば、比較器１０からの指示信号によりゲ
ー１−２０を介してベースアドレスからインデックス値
を減算器３０で引いた値をもう１つの実効アトし・スと
する。
ているベースアドレスに、インデックス値保持手段１０
３中に格納されているインテ・・ノクス値を加算器４０
で加えて実効アドレスとし、さらに、インテ・ソクス値
がＯでないならば、比較器１０からの指示信号によりゲ
ー１−２０を介してベースアドレスからインデックス値
を減算器３０で引いた値をもう１つの実効アトし・スと
する。
インデックス値が０の場合には、比較器１０からの指示
信号によりゲート２０が閉じられ、ベースアドレス保持
手段１０２中に格納されている値、すなわちベースアド
レスがただ１つ実効アドレスとして生成される。
信号によりゲート２０が閉じられ、ベースアドレス保持
手段１０２中に格納されている値、すなわちベースアド
レスがただ１つ実効アドレスとして生成される。
以上、本発明の一実施例について説明したが、情報処理
システムにおいて本発明の拡張インデックスアドレシン
グ方式と、従来のインデックスアドレシング方式とを命
令ごとに使い分けることができる。ことは明らかである
。
システムにおいて本発明の拡張インデックスアドレシン
グ方式と、従来のインデックスアドレシング方式とを命
令ごとに使い分けることができる。ことは明らかである
。
たとえば、命令中に拡張インデックス指示ビットを設け
、同ビットが０であるならば、ベースアドレス保持手段
中に格納されているベースアドレスから、インデックス
値保持手段中に格納されているインデックス値を引いて
実効アドレスとする処理を抑止すれば良い。
、同ビットが０であるならば、ベースアドレス保持手段
中に格納されているベースアドレスから、インデックス
値保持手段中に格納されているインデックス値を引いて
実効アドレスとする処理を抑止すれば良い。
また、本実施例において、１０５で示した記憶空間は、
物理アドレス空間でも論理アドレス空間でもよく、シた
がって、実記憶方式ばかりでなく、仮想記憶方式のデー
Ｎテクチャを持った情報処理システムにおいても本発明
の効果が同様に発揮されることは言うまでもない。
物理アドレス空間でも論理アドレス空間でもよく、シた
がって、実記憶方式ばかりでなく、仮想記憶方式のデー
Ｎテクチャを持った情報処理システムにおいても本発明
の効果が同様に発揮されることは言うまでもない。
以上説明したように本発明は、ベースアドレスとインテ
・ソクス値とを加えた値とともにベースアドレスからイ
ンデックス値を減じた値をも実効アドレスとすることに
よって、２つの領域に対して同時に同一の処理を実行す
ることができる。
・ソクス値とを加えた値とともにベースアドレスからイ
ンデックス値を減じた値をも実効アドレスとすることに
よって、２つの領域に対して同時に同一の処理を実行す
ることができる。
このことは、配列など記憶空間上の列状領域に関して、
任意のアドレスに対する前後対称な処理を効率良く実行
できるという効果がある。
任意のアドレスに対する前後対称な処理を効率良く実行
できるという効果がある。
第１図は本発明の一実施例のプロ・・ｌり図である。
１０・・・比較器、２０・・・ゲート、３０・・・減算
器、４０・・・加算器、１０１・・・実効アドレス生成
手段、１０２・・・ベースアドレス保持手段、１０３・
・・インテ・ソクス値保持手段、１０４・・・プログラ
ム、１０５・・・記憶空間。 牛 ｌ 図
器、４０・・・加算器、１０１・・・実効アドレス生成
手段、１０２・・・ベースアドレス保持手段、１０３・
・・インテ・ソクス値保持手段、１０４・・・プログラ
ム、１０５・・・記憶空間。 牛 ｌ 図
Claims (1)
- 記憶空間の参照に関してベースアドレスを格納するベー
スアドレス保持手段と、インデックス値を格納するイン
デックス値保持手段とを有する、実効アドレス生成手段
において、ベースアドレスにインデックス値を加えた値
を第１の実効アドレスとするとともに、インデックス値
が０でない場合にはベースアドレスからインデックス値
を減じた値も第２の実効アドレスとし、前記第１および
第２の実行アドレスで指定されるおのおのの記憶領域を
同一処理の対象とすることを特徴とする拡張インデック
スアドレシング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21317186A JPS6367657A (ja) | 1986-09-09 | 1986-09-09 | 拡張インデツクスアドレシング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21317186A JPS6367657A (ja) | 1986-09-09 | 1986-09-09 | 拡張インデツクスアドレシング方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367657A true JPS6367657A (ja) | 1988-03-26 |
| JPH0516059B2 JPH0516059B2 (ja) | 1993-03-03 |
Family
ID=16634727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21317186A Granted JPS6367657A (ja) | 1986-09-09 | 1986-09-09 | 拡張インデツクスアドレシング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367657A (ja) |
-
1986
- 1986-09-09 JP JP21317186A patent/JPS6367657A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516059B2 (ja) | 1993-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781810A (en) | Scheme for saving and restoring register contents in a data processor | |
| JPS6367657A (ja) | 拡張インデツクスアドレシング方式 | |
| JP2508280B2 (ja) | 分岐ヒストリテ―ブル制御方式 | |
| JPS62182822A (ja) | 自動運転方式 | |
| JPH04107634A (ja) | メモリデータバイパス制御方式 | |
| JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
| JPS6232497B2 (ja) | ||
| JP2972557B2 (ja) | データ転送制御装置および制御方法 | |
| JPS6023384B2 (ja) | アレイ・プロセツサにおける内部メモリ制御方式 | |
| JPH03109656A (ja) | 多重仮想アドレス空間アクセス方法およびデータ処理装置 | |
| JPH0397035A (ja) | 記憶手段構成方式 | |
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPH1153327A (ja) | マルチプロセッサシステム | |
| JPH02235168A (ja) | システムの情報処理方式 | |
| JPS61201326A (ja) | 情報処理装置 | |
| JPH0535477A (ja) | 逐次実行処理システム | |
| JPS62281040A (ja) | ペ−ジ管理方式 | |
| JPH0478931A (ja) | 指定語割込み発生方式 | |
| JPS5479532A (en) | Array data arithmetic processing unit | |
| JPH05289894A (ja) | メモリを共有するタスク間のデータ競合回避方式 | |
| JPS63155338A (ja) | プログラム実行履歴記録制御方式 | |
| JPH04557A (ja) | ベクトルプロセッサ | |
| JPH02186795A (ja) | 電子交換システムの局データ作成方法 | |
| JPH01297732A (ja) | 割込制御方式 | |
| JPH0812637B2 (ja) | アドレス変換方式 |