JPH0397035A

JPH0397035A - 記憶手段構成方式

Info

Publication number: JPH0397035A
Application number: JP1232820A
Authority: JP
Inventors: Masashi Yoshida; 昌司吉田; Hiromichi Yamada; 弘道山田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-09-11
Filing date: 1989-09-11
Publication date: 1991-04-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、タスク切換やサブルーチンコール等の場合に
プロセッサの状態の退避・復帰を行なわせるための記憶
手段の構成に関する。

〔従来の技術〕

Ａ）単一レジスタ層プロセッサ内部の記憶手段を、すべて一層の演算用記憶
手段として使う。

退避・復帰のために記憶手段を使うことはせず，レジス
ター本ごとにプロセッサ外部のメモリのスタック領域に
複写して退避し、レジスター本ごとにプロセッサ外部のメモリのスタック
領域から複写して復帰する。

従来はほとんどこの方式しかなかった。

Ｂ）複数レジスタ層プロセッサ内部の記憶手段を複数のレジスタ層とみなし
、一層は演算用、それ以外の層は退避用に使い、プロセ
ッサ内部で高速に退避・復帰を処理する方式である。複
数層のレジスタ全層が使用し尿くされた時には、前記の
単一レジスタ層と同様に外部メモリを用いた退避・復帰
方式をとる。プロセッサの集積度が上がるにつれ，使わ
れるようになった。

複数レジスタ層には、次のような例がある。

１）単一レジスタ層の外部メモリにあたるメモリの一部
をプロセッサ内部に内蔵した方式。

退避・復帰方式は、単一レジスタ層と同様の、レジスタ
ー本ごとなので、複数レジスタ層の他方式より遅い。

２）Ｈｌ６つま４ＪＨＤ６４１０１６で使われているレ
ジスタバンクと呼ばれる方式。演算用レジスタ層を切り
換えることによりタスク切換やサブルーチンコールにお
ける退避・復帰を極めて高速に行う。

３）ＲＩＳＣプロセッサＳＰＡＲＣで使われているレジ
スタウインドウと呼ばれる方式。演算用レジスタ層を切
り換えることによりサブルーチンコールにおける退避・
復帰を極めて高速に行う。

４）特開昭６０　−　５４０４９号に記されている方式
。

各レジスタ層を１ビット毎に結合した構成をとり、演算
用レジスタ層の内容を別のレジスタ層へ一度に複写した
のち、演算用レジスタ層を複写先に切り換えることによ
り、サブルーチンコールにおける退避・復帰を極めて高
速に行う。

〔発明が解決しようとする課題〕

従来の複数レジスタ層のうち，退避・復帰の際に演算用
のレジスタ層を切り換えて使用する方式は、各層の記憶
手段を区別せず同じように使用することになり，各層の
記憶手段を同種の記憶手段で構成することが前提となっ
ていた。

しかし複数レジスタ層は，レジスタ層が複数であるため
、膨大な数の記憶手段が必要となる。これをすべて現在
一般に使われているレジスタの回路を用いて構成すると
、チップ上の面積が極めて大きくなり１つのＬＳＩに内
蔵する回路として実現するのが困難である。反面、チッ
プ上の面積を小さく作るためにメモリを用いて構成する
と、アクセスが遅くなり、演算を高速化できなくなる。

このように、アクセスが高速で、かつ実現可能な規模の
記憶手段が構戒できないといった問題が生じていた。

本発明の目的は、各レジスタ層を１ビット毎に結合した
構成をとって退避・復帰を高速化した方式において、演
算用のレジスタ層を固定し、プロセッサ内部の記憶手段
を演算用記憶手段１１と退避用記憶手段工２に機能分化
することにより、演算用記憶手段１１にはアクセスが高
速なレジスタを用いて演算を高速化し、退避用記憶手段
１２には面積を小さく作れるメモリを用いてチップ上の
面積を小さくするというように、目的に最適な記憶手段
を選べるようにすることにある。

〔課題を解決するための手段〕

演算用記憶手段１１と退避用記憶手段１２を退避用伝送
手段１３でｌビット毎に結合することを可能にするため
に、１ビットの演算用記憶手段１１と、それに退避用伝
送手段ｌ３を介して結ばれる，複数層の数のビットの退
避用記憶手段１２を一つのセルに作りこみ、それを並べ
て全記憶手段を構成する．〔作用〕演算用記憶手段１１は、現在プロセッサが実行している
処理の状態を保持しておく。

退避用記憶手段１２は、現在プロセッサが中断している
処理の状態を退避しておく。

退避用伝送手段１３は、演算用記憶手段１１の内容を退
避用記憶手段１２に退避したり、退避用記憶手段１２の
内容を演算用記憶手段ｌ１に復帰したりするのに使う。

〔実施例〕（実施例１）１セル分の詳細第２図は、本発明を実施した例のうち、１セル分の詳細
を表わした回路図である。１ビットの演算用記憶手段１
１に４ビットの退避用記憶手段１２が対応している。

まず、演算用記憶手段１１の働きを説明する。

ここでは、従来用いられてきたレジスタの技術が使われ
ている。演算用記憶手段１１に保持されたデータは、読
み出し制御信号２５ａ，２５ｂに従い，それぞれ読み出
しデータ２２ａ，２２ｂに読み出され、演算器２１で演
算される．演算結果は、書き込み制御信号２４に従い、
演算用記憶手段１１に格納される。

次に、退避用記憶手段１２の働きを説明する。

ここでは，従来用いられてきたメモリの技術が使われて
いる。復帰／退避選択信号２６がＯの時、退避用伝送手
段１３上のデータは、バンク選択信号２７ａ，２７ｂ，
２７ｃ，２７ｄに従い、対応する退避用記憶手段１２に
書きこまれる。復帰／退避選択信号２６が１の時、バン
ク選択信号２７ａ，２７ｂ，２７ｃ，２７ｄに従い、対
応する退避用記憶手段１２から退避用伝送手段１３に読
み出される。

本実施例では、この二つの従来技術を組み合わせ，復帰
／退避選択信号２６がＯの時、演算用記憶手段１１に保
持されたデータを退避用伝送手段↓３に載せて退避用記
憶手段１２に書き込むことにより退避を構威し、復帰／
退避線選択信号が１の時、同時に演算用記憶手段ｌ１も
書き込みモードとし，退避用記憶手段１２から読み出さ
れた退避用伝送手段１３上のデータを演算用記憶手段１
１に書き込むことにより復帰を構成し、本発明を実現し
ている。

（実施例２）サブルーチンコールまたはネスト状に進行
するタスク切換に使う場合。

第３図を用いて、演算用記憶手段１１一層、退避用記憶
手段１２二層の場合である。

ｌ）退避方法ａ）まず、演算用記憶手段１１を用いて処理Ａを実行し
ている．ｂ）次に処理Ａを中断，し処理Ｂを実行する時は、処理
Ａの状態を退避用記憶手段１２ａに退避し、処理Ｂを実
行する。

Ｃ）さらに処理Ｂを中断し処理Ｃを実行する時は、処理
Ｂの状態を退避用記憶手段１２ｂに退避し、処理Ａの状
態を演算用記憶手段１１を介して外部メモリ３２に退避
して退避用記憶手段１２ａを空けたのち、処理Ｃを実行
する。

ｄ）さらに処理Ｃを中断し処理Ｄを実行する時は、処理
Ｃの状態を退避用記憶手段１２ａに退避し、処理Ｂの状
態を演算用記憶手段１１を介して外部メモリ３２に退避
して退避用記憶手段１２ｂを空けたのち、処理Ｄを実行
する。

さらにネストが進む場合も同様である。

２）復帰方法これは１）の退避方法と全く逆の手順を行なえば良い。

ｄ）まず、演算用記憶手段１１を用いて処理Ｄを実行し
ている。

Ｃ）次に、処理Ｄが終了したら、処理Ｂの状態を外部メ
モリ３２から演算用記憶手段１■を介して退避用記憶手
段１２ｂに復帰し、退避用記憶手段１２ａから処理Ｃの
状態を演算用記憶手段１１に復帰し、処理Ｃを実行する
．ｂ）さらに，処理Ｃが終了したら、処理Ａの状態を外部
メモリ３２から演算用記憶手段１１を介して退避用記憶
手段１２ａに復帰し、退避用記憶手段１２ｂから処理Ｂ
の状態を演算用記憶手段１１に復帰し、処理Ｂを実行す
る。

ａ）さらに、処理Ｂが終了したら、退避用記憶手段１２
ａから処理Ａの状態を演算用記憶手段１１に復帰し、処
理Ａを実行する。

（実施例３）ルーチンに固有なデータと、ルーチンで共
有するデータとを使い分けする場合。

サブルーチンからメインルーチンに値を返す場合につい
て、第４図を用いて説明する。演算用記憶手段ｌ１のレ
ジスタ１本に１ビットずつソフトウエアで設定可能なマ
スクビット４１を設ける。

これが１の時はルーチンで独立なデータ、０の時はサブ
ルーチンからメインルーチンに返す値と決めたとする。

メインルーチンの実行中サブルーチンコールが起ると、
メインルーチンの状態を退避してサブルーチンを実行す
る６サブルーチルからメインルーチンに復帰する時に，
マスクビット４１が１のレジスタは復帰しマスクビット
４１がＯのレジスタは復帰しないようにする。これによ
り、マスクビット４１がＯのレジスタは、復帰後もサブ
ルーチンで設定した値が残るので、サブルーチンからメ
インルーチンに値を返すことができる．また、例えば高級言語等における変数においても、関数
に固有な局所変数はマスクビット４工を１とし、関数の
起動に関わらず常駐する大城変数は，マスクビット４１
をＯとすることでサポートすることができる．（実施例４）前記例以外の、ランダムに発生するタスク
切換に行う場合。

退避用記憶手段１２の層が使用中か否かを示す有効ビッ
トを一層に１ビットずつ設け、ソフトウエアで設定可能
なようにする。退避に使い始めたら１、タスクを終了し
て退避の必要がなくなったらＯを格納しておくと決めた
とする．新たにタスクを退避する時には，有効ビットが
０である層を選択して退避し、その層の有効ビットを１
とする．もし退避した後に有効ビットが０である層が残
つていなかったら、有効ビットがｌである層のうち一つ
を選択し、その状態を外部メモリに退避して、その層の
有効ビットを０とする。

〔発明の効果〕本発明は、以上に述べてきたように、各レジスタ層を１
ビット毎に結合した構成をとって退避・復帰を高速化し
た方式を実用的な規模で作ることを可能とする。

【図面の簡単な説明】

第１図は本発明の原理を示す概念図、第２図は本発明の
実施例のｌセル分の詳細を表わした回路図、第３図は本
発明のサブルーチンまたはネスト状に進行するタスク切
換に使う場合を説明する図，第４図はサブルーチンから
メインルーチンに値を返す場合のマスクビットの使用法
を説明する図である．１ｌ・・・演算用記憶手段、工２・・・退避用記憶手段
、１３・・・退避用伝送手段，１４・・・演算用伝送手
段，２１・・・演算器、２２・・・読み出しデータ、２
３・・・書き込みデータ、２４・・・書き込み制御信号
、２５・・・読み出し制御信号、２６・・・復帰／退避
選択信号、２７・・・バンク選択信号、３１・・・プロ
セッサ，３２ぅささ１て）渉第１図ク７ヒ″．アトＹＩＬ′゛ット第３図

Claims

【特許請求の範囲】１、演算処理装置（ＣＰＵ）内において、演算器が利用する演算用記憶手段（１１）を一層と、演算器が利用しない退避用記憶手段（１２）を複数層有
し、前記演算用記憶手段（１１）と前記退避用記憶手段（１
２）の間で、記憶手段の番号及びビット位置が対応する
記憶素子間が全て接続されることを特徴とする記憶手段構成方式。２、請求項第１項記載において、前記演算用記憶手段（１１）から前記退避用記憶手段（
１２）へのデータ退避が、前記退避用記憶手段（１２）
から前記演算用記憶手段（１１）へのデータ復帰かを表
す復帰１退避選択信号（２６）と、複数の前記退避用記憶手段（１２）のうちいずれか一つ
を選択するバンク選択信号（２７）を有することを特徴
とする記憶手段構成方式。