JPS6367086A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 ２ベーノ 本発明は、映像信号処理装置に関する。

従来の技術 以下に従来の映像信号処理装置の例を示す。

家庭用ＶＴＲにおいて、１水平走査期間（１Ｈ）の遅延
器を用いた画質改善が行々われでいる。映像信号から輝
度信号と色信号を分離するくし形フィルタ以外に、輝度
信号については、画面の垂直方向のエンファシス、ディ
エンファシスを行い、Ｓ／Ｎ比を改善する方法、色信号
については、巡回形の−ぐし形フィルタ、いわゆるリカ
ーシブくし形フィルタでＳ／Ｎ　比を改善する方法々ど
が取り入れられている。これらの回路に共通する点は、
１Ｈ遅延器を用いた巡回形の構成から成っている点で、
通常ドロップアウト補償回路と共用している場合が多い
。ドロップアウト補償では、ドロップアウトが発生した
場合に、１Ｈ前のデータで欠落した信号部分を置きかえ
ているが、上記の巡回形構成に適当なスイッチを付加す
ることにより実現できる。

第６図は、従来の映像信号処理装置の、画像改３　ベー
ン 善用の１Ｈ遅延器をドロップアウト補償に利用した場合
を示した図である。

第６図において、１は入力端子、２はスイッチ、３は１
Ｈ遅延器、４は出力端子である。

通常の場合には、スイッチ２がＡの状態にあるため、端
子１から入力された信号は１Ｈ遅延器３で１Ｈ期間遅延
されて出力端子４から出力される。

ドロップアウトが発生した場合には、スイッチ２をＢに
切り換えることにより、データが欠落した部分を１Ｈ前
のデータで補償することができる。

また、従来の映像信号処理装置で上記以外に規模の大き
な遅延器を必要とする回路として、０．５Ｈ補正回路が
ある。各トラック間で水平同期信号の位置が不ぞろいの
場合（例：ＶＨ３方式２倍モード）、高速再生を行うと
０．５Ｈのスキュージャンプを生じる。０．５Ｈ補正回
路はこのスキー−ジャンプを補正するもので、Ｏ，Ｓ）
（スキュージャンプが起こった場合に、０．５Ｈ遅延器
を用いて通常の場合よりも、０．５Ｈだけ信号を遅延さ
せることにより、平水同期信号の位相がそろいスキー−
のない画面を得ている。

発明が解決しようとする問題点 しかしながら上記のような構成では、以下に示すような
問題点を有している。

画質改善、ドロップアウト補償、０．６　Ｈ補正を行う
ために、１Ｈ遅延器と０．５　Ｈ遅延器が必要である。

ところが、０．５　Ｈ遅延器を使用するのは、高速再生
において０．５Ｈのスキュージャンプが起こった場合の
みであり、画質改善、ドロップアウト補償とで共用して
いる１Ｈ遅延器に比べて、効率的ではない。まだ、遅延
器は他の回路に比べて回路規模が大きいだめ、０．５Ｈ
遅延器を伺加することにより全体の回路規模が大きくな
る。

本発明はかかる点に鑑み、従来画質改善、ドロップアウ
ト補償に使用していた１Ｈ遅延器を、高速再生時の０．
５　Ｈ補正、０．５Ｈ補正時のドロップアウト補償にも
使用することにより、遅延器の有効利用、回路規模の削
減を行うことを目的としている。

問題点を解決するだめの手段 ５　ページ 本発明は、１水平走査期間を１Ｈとした時、内部にｏ、
ｓＨ遅延する第１．第２の遅延器と、１Ｈ遅延する第３
の遅延器と、前記第１の遅延器に入力信号の下位ｍビッ
トまたは前記第２の遅延器の出力を選択的に入力する手
段と、前記第３の遅延器に前記入力信号の上位ｎビット
または当該第３の遅延器の出力を選択的に入力する手段
と、前記第２の遅延器に前記第１の遅延器の出力または
前記入力信号の上位ｎピッＩｔたは前記第３の遅延器の
出力を選択的に入力する手段と、前記第１の遅延器の出
力または前記第２の遅延器の出力を選択的に出力する手
段と、前記第２の遅延器の出力または前記第３の遅延器
の出力を選択的に出力する手段とを有することを特徴と
する映像信号処理装置である。

作　　用 本発明は前記した構成により、通常再生時には、入力信
号を１Ｈ遅延して出力し、ドロップアウト　　・が発生
した場合には、第２の０．５Ｈ遅延器の出力を第１の０
．５Ｈ遅延器に入力し、第３の１Ｈ遅延６　べ啼 器の出力をこの第３の１Ｈ遅延器の入力とすることによ
り、信号の欠落を１Ｈ前の信号で置き換えドロップアウ
ト補償を行う。高速再生時に０．５Ｈのスキュージャン
プが発生した場合には、上位ｎビットを第２の０．５Ｈ
遅延器と第３の１Ｈ遅延器に入力し、下位ｍビットを第
１のｏ、ｓＨ遅延器に入力することにより、入力信号を
ｏ、５Ｈ遅延して出力する。また、０．５Ｈスキユ一ジ
ヤンプ補正時にドロップアウトが発生した場合には、第
３の１Ｈ遅延器の出力を第２の０．５Ｈ遅延器に入力す
ることにより、上位ｎビットについては信号の欠落を１
Ｈ前の信号で置き換え、ｏ、ｓＨ遅延して出力する。

実施例 以下本発明の実施例を添付図面を用いて説明する。

第１図は、ＶＴＲの再生系に本発明を実施した例でさる
。同図において、１０はＮビットの入力信号のうちの下
位ｍビットの入力端子、１１はＮビットの入力信号のう
ちの上位ｎビットの入力端７ベーノ 子、１２，１３，１５，１８，２１．２２はスイッチ、
１４はデータ設定器、１６．１７，１９゜２０は０．５
Ｈ遅延器、２３は下位ｍビットの出力端子、２４は上位
ｎビットの出力端子である（Ｎ＝ｍ＋ｎ）。本構成にお
いて、スイッチ１２゜１３．１５，１８，２１．２２を
制御することによって、通常再生時の１Ｈ遅延、ドロッ
プアウト補償、高速再生時の０．５Ｈ補正、０．５Ｈ補
正時のドロップアウト補償を行うことができる。以下そ
れぞれの場合における動作を説明する。

第２図は、通常再生時に１Ｈ遅延を行う場合の動作を示
した図である。同図のようにスイッチを切り換えること
により、端子１１から入力された上位ｎビットの信号は
、０．５Ｈ遅延器１７と２０でそれぞれ０．５Ｈ遅延さ
れ、合計１Ｈ遅延されて端子２４から出力される。同様
に、端子１０から入力された下位ｍビットの信号は、０
．５　Ｈ遅延器１６と１９で１Ｈ遅延されて端子２３か
ら出力される。つ捷り、Ｎビットの入力信号が１Ｈ遅延
されて出力されることになり、これを利用して通常再生
時の画質改善を行う。

第３図は、通常再生時にドロップアウト補償を行う場合
の動作を示した図である。ドロップアウトが発生した場
合、０．６　Ｈ遅延型１９の出力が０．５Ｈ遅延器１６
に入力され、０．５Ｈ遅延器２゜の出力が０．５Ｈ遅延
器１７に入力される。したがって、上位ｎビット、下位
ｍビットともに信号の欠落を１Ｈ前の信号で置き換える
ことができる。

第４図は、高速再生時に０．５Ｈのスキー−ジャンプが
発生した場合に、これを補正する動作を示した図である
。端子１１から入力された」二位ｎビットの信号は、０
．５Ｈ遅延器１９で０．５Ｈ遅延されて端子２４から出
力され、端子１０から入力された下位ｍビットの信号は
、０．５Ｈ遅延器１６で０．５Ｈ遅延されて端子２３か
ら出力される。つまり０．５Ｈのスキー−ジャンプが発
生した場合にはＮビットの入力信号が０．５Ｈ遅延され
て出力され、０．５Ｈのスキー−ジャンプを補正するこ
とができる。まだ同時に、端子１１から入力された上位
ｎビットの信号は、０．５　Ｈ遅延器１７　、２０がら
成９　ベージ る１Ｈ遅延器に入力され、１Ｈ分の信号が記憶される。

記憶された信号は次に説明する０、５Ｈ補正時のドロッ
プアウト補償のだめに使用される。

第５図は、０．５Ｈ補正中にドロップアウトが発生した
場合に、これを補償する動作を示した図である。ドロッ
プアウトが発生した場合、ｏ、ｓ　Ｈ遅延型１９には０
．５Ｈ遅延器２０の出力を入力することにより、上位ｎ
ビットについては信号の欠落を１Ｈ前の信号で置き換え
ている。下位ｍビットについてば１Ｈ前の信号が記憶さ
れていないために、データ設定器１４からｍビットすべ
て零がｏ、ｅｓＨ遅延器１６に入力される。つまり０．
５Ｈ補。

正中にドロップアウトが発生した場合には、上位ビット
ば１Ｈ前の信号がｏ、５Ｈ遅延されて出力される。この
場合、補償された信号は下位ｍビットの情報がないため
に画質の劣化が生じるが、高速再生時であるため視覚上
は問題ない。

以上のように本実施例によれば、通常再生時の１Ｈ遅延
、ドロップアウト補償、高速再生時の０．５Ｈ補正、０
．５Ｈ補正時のドロップアウト補償１ｏベージ を、全体として１Ｈ遅延器１個だけで実現することがで
きる。

なお上位ｎビットについては、０．５Ｈ遅延器２個を用
いて構成しているが、これを寸とめて１Ｈ遅延器１個と
してもよい。

発明の詳細 な説明したように、本発明によれば、通常再生時の１Ｈ
遅延、ドロップアウト補償、高速再生時のｏ、５Ｈ補正
、さらには０．５Ｈ補正時のドロップアウト補償を全体
として１Ｈ遅延器１個だけで実現することができる。し
たがって、１Ｈ遅延器を有効に利用し、回路規模を大幅
に削減することができ、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における映像信号処理装置の一実施例の
ブロック図、第２図は同実施例において、１Ｈ遅延を行
う場合の接続を示すブロック図、第３図は同実施例にお
いて、ドロップアウト補償を行う場合の接続を示すブロ
ック図、第４図は同実施例において、高速再生時に○、
ｓＨ補正を行う場１１　ペーソ 合の接続を示すブロック図、第５図は同実施例において
、０．６Ｈ補正時にドロップアウト補償を行う場合の接
続を示すブロック図、第６図は従来の映像信号処理装置
のブロック図である。 ２．１２，１３，１５，１８，２１．２２・・・・・・
スイッチ、３・・・・・・１Ｈ遅延器、１６，１７，１
９゜２ｏ・・・・・・０．５Ｈ遅延器。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名／ニ
ノ Ｂ

Claims (1)

【特許請求の範囲】
1. １水平走査期間を１Ｈとした時、内部に０．５Ｈ遅延す
   る第１、第２の遅延器と、１Ｈ遅延する第３の遅延器と
   、前記第１の遅延器に入力信号の下位ｍビットまたは前
   記第２の遅延器の出力を選択的に入力する手段と、前記
   第３の遅延器に前記入力信号の上位ｎビットまたは当該
   第３の遅延器の出力を選択的に入力する手段と、前記第
   ２の遅延器に前記第１の遅延器の出力または前記入力信
   号の上位ｎビットまたは前記第３の遅延器の出力を選択
   的に入力する手段と、前記第１の遅延器の出力または前
   記第２の遅延器の出力を選択的に出力する手段と、前記
   第２の遅延器の出力または前記第３の遅延器の出力を選
   択的に出力する手段とを有することを特徴とする映像信
   号処理装置。