JPS6366063B2 - - Google Patents
Info
- Publication number
- JPS6366063B2 JPS6366063B2 JP8334483A JP8334483A JPS6366063B2 JP S6366063 B2 JPS6366063 B2 JP S6366063B2 JP 8334483 A JP8334483 A JP 8334483A JP 8334483 A JP8334483 A JP 8334483A JP S6366063 B2 JPS6366063 B2 JP S6366063B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- electrode plate
- sides
- electrode plates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000002131 composite material Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000009719 polyimide resin Substances 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 7
- 239000006172 buffering agent Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、複数の半導体素子を一つの容器内に
収容した複合半導体装置に使用されるもので、例
えばエツチングにより分割されることにより両面
がベベル状に形成された半導体チツプの両面の平
面部に電極板を備え、ベベル部表面にガラスパツ
シベーシヨンを施された複合半導体装置用半導体
素子に関する。
収容した複合半導体装置に使用されるもので、例
えばエツチングにより分割されることにより両面
がベベル状に形成された半導体チツプの両面の平
面部に電極板を備え、ベベル部表面にガラスパツ
シベーシヨンを施された複合半導体装置用半導体
素子に関する。
第１図はそのような素子の一例のサイリスタを
示し、両側からのメサエツチにより両面がベベル
状に形成されたサイリスタチツプ１の両面の平面
部には、モリブデンあるいは銅のような電極板２
および３をはんだ層４によりろう付けし、ゲート
電極５にリード線６を接続して中間素子とする。
チツプ１はパツシベーシヨンのために露出表面が
ガラス層７により被覆されている。このような中
間素子を必要に応じて他の素子と共に第２図に示
すように容器８に収容し、銅基板９の上に絶縁板
１０をはさんで固定し、電極板２，３を配線導体
１１を介して端子１２あるいは他のサイリスタ素
子と接続し、またゲートリード７を端子１３を介
して外に引き出したのち、樹脂１４でモールドし
て電力用サイリスタモジユールを構成する。しか
しこのような中間素子には次のような欠点があつ
た。
示し、両側からのメサエツチにより両面がベベル
状に形成されたサイリスタチツプ１の両面の平面
部には、モリブデンあるいは銅のような電極板２
および３をはんだ層４によりろう付けし、ゲート
電極５にリード線６を接続して中間素子とする。
チツプ１はパツシベーシヨンのために露出表面が
ガラス層７により被覆されている。このような中
間素子を必要に応じて他の素子と共に第２図に示
すように容器８に収容し、銅基板９の上に絶縁板
１０をはさんで固定し、電極板２，３を配線導体
１１を介して端子１２あるいは他のサイリスタ素
子と接続し、またゲートリード７を端子１３を介
して外に引き出したのち、樹脂１４でモールドし
て電力用サイリスタモジユールを構成する。しか
しこのような中間素子には次のような欠点があつ
た。
(1) チツプ１の両ベベル形状のため薄くされた縁
部が電極２，３より外側に出て機械的に保護さ
れていないため、後工程の測定やモジユール化
での取扱いの際にこの縁部が欠け、耐圧特性や
信頼性を損なう確率が大である。
部が電極２，３より外側に出て機械的に保護さ
れていないため、後工程の測定やモジユール化
での取扱いの際にこの縁部が欠け、耐圧特性や
信頼性を損なう確率が大である。
(2) モジユール化するときには全体の絶縁とコス
ト面から一般に第２図に示したように樹脂モー
ルドが採用されるが、この場合に使用されるエ
ポキシ樹脂等は熱膨脹が大きくしかも硬いもの
であるため、ベベル部付近をシリコーンゴムや
ゲルなどの軟かいバツフア剤１５で保護するの
がふつうである。ただし、このバツフア剤１５
そのものも熱膨脹係数が大きく、その量が多す
ぎると樹脂１４のすき間からはみ出して外観を
損ない、少なすぎるとバツフア作用が不十分
で、ベベル縁部が温度サイクルの応力によつて
欠けるおそれがある。
ト面から一般に第２図に示したように樹脂モー
ルドが採用されるが、この場合に使用されるエ
ポキシ樹脂等は熱膨脹が大きくしかも硬いもの
であるため、ベベル部付近をシリコーンゴムや
ゲルなどの軟かいバツフア剤１５で保護するの
がふつうである。ただし、このバツフア剤１５
そのものも熱膨脹係数が大きく、その量が多す
ぎると樹脂１４のすき間からはみ出して外観を
損ない、少なすぎるとバツフア作用が不十分
で、ベベル縁部が温度サイクルの応力によつて
欠けるおそれがある。
(3) パツシベーシヨン用のガラス層７はモジユー
ル化の際に使用されるフラツクスなどに対して
必ずしも安定ではなく、モジユール化工程で素
子特性の劣化が発生する。
ル化の際に使用されるフラツクスなどに対して
必ずしも安定ではなく、モジユール化工程で素
子特性の劣化が発生する。
本発明は上記のような欠点を除去し、モジユー
ル化工程でのチツプ破損あるいは特性劣化が少な
い複合半導体装置用の半導体素子を提供すること
を目的とする。さらにこの素子はモジユール化の
際自動組立が可能であることが必要である。
ル化工程でのチツプ破損あるいは特性劣化が少な
い複合半導体装置用の半導体素子を提供すること
を目的とする。さらにこの素子はモジユール化の
際自動組立が可能であることが必要である。
本発明は、半導体チツプの両面に高温はんだで
固着される電極板の周縁をチツプのベベル部の周
縁より外方に張り出させ、その結果電極板とベベ
ル部との間に生ずる空間をポリイミド樹脂により
充てんすることにより素子の機械的，熱的，化学
的安定性を向上させて上記の目的を達成するもの
である。
固着される電極板の周縁をチツプのベベル部の周
縁より外方に張り出させ、その結果電極板とベベ
ル部との間に生ずる空間をポリイミド樹脂により
充てんすることにより素子の機械的，熱的，化学
的安定性を向上させて上記の目的を達成するもの
である。
第３図においてサイリスタチツプ１はベベル部
の周縁で12.0mm平方の大きさを有し、電極面２１
の大きさは10.8mm平方である。これに10.0mm平方
の大きさで0.1mmの厚さの、例えば300℃の融点を
有する高温はんだ２２を介してモリブデンもしく
はタングステンからなる電極板２３，２４が上下
に固着される。電極板２３，２４はチツプ１に面
する部分の寸法が10.0mm平方、反対側の寸法が13
〜14.0mm平方の凸形であり、全体の厚さt1は0.5mm
で10.0mm平方の部分の厚さt2は0.1〜0.3mmである。
このような凸形電極板は、第４図に示すようにチ
ツプに面する小さい寸法の部分２５，２６をMo
板で形成し、反対側の大きい寸法の部分２７，２
８をCu板で形成して高温はんだ２９により接着
したものでもよい。このような電極板をチツプ１
の両面に固着した際に生ずるサイドイツチ構造の
チツプ外周の隙間にはポリイミド樹脂３０が充て
んされ、例えば250℃、３時間の硬化処理が行わ
れる。
の周縁で12.0mm平方の大きさを有し、電極面２１
の大きさは10.8mm平方である。これに10.0mm平方
の大きさで0.1mmの厚さの、例えば300℃の融点を
有する高温はんだ２２を介してモリブデンもしく
はタングステンからなる電極板２３，２４が上下
に固着される。電極板２３，２４はチツプ１に面
する部分の寸法が10.0mm平方、反対側の寸法が13
〜14.0mm平方の凸形であり、全体の厚さt1は0.5mm
で10.0mm平方の部分の厚さt2は0.1〜0.3mmである。
このような凸形電極板は、第４図に示すようにチ
ツプに面する小さい寸法の部分２５，２６をMo
板で形成し、反対側の大きい寸法の部分２７，２
８をCu板で形成して高温はんだ２９により接着
したものでもよい。このような電極板をチツプ１
の両面に固着した際に生ずるサイドイツチ構造の
チツプ外周の隙間にはポリイミド樹脂３０が充て
んされ、例えば250℃、３時間の硬化処理が行わ
れる。
このようにしてつくられた中間素子を用いてモ
ジユール化する場合は、はんだを用い、例えば自
動コンベア炉で250℃、10〜15分の熱処理で容器
基板あるいは配線導体とのろう付けを行う。電極
板は高温はんだで取り付けられており、ポリイミ
ド樹脂は350℃まで安定であるからこの組立て工
程で素子が劣化することはない。
ジユール化する場合は、はんだを用い、例えば自
動コンベア炉で250℃、10〜15分の熱処理で容器
基板あるいは配線導体とのろう付けを行う。電極
板は高温はんだで取り付けられており、ポリイミ
ド樹脂は350℃まで安定であるからこの組立て工
程で素子が劣化することはない。
本発明による半導体素子は、両面にベベル形状
を有する半導体チツプがそのベベル部の周縁より
外方に張り出した電極板の間にはさまれ、電極板
とチツプの間に生ずる空間がポリイミド樹脂によ
り充てんされているので、ベベル部は上下電極板
およびポリイミド樹脂によつて機械的かつ化学的
に完全に保護されているため、複合半導体装置へ
の組立て工程で良品率や信頼性の損なわれること
がない。また、バツフア剤をもはや必要としない
ため、工程が簡略化し、温度サイクルによる劣化
の生ずることはない。さらに本発明による半導体
素子は自動組立て工程でモジユール化することが
できるので複合半導体装置用素子として極めて有
利に使用できる。
を有する半導体チツプがそのベベル部の周縁より
外方に張り出した電極板の間にはさまれ、電極板
とチツプの間に生ずる空間がポリイミド樹脂によ
り充てんされているので、ベベル部は上下電極板
およびポリイミド樹脂によつて機械的かつ化学的
に完全に保護されているため、複合半導体装置へ
の組立て工程で良品率や信頼性の損なわれること
がない。また、バツフア剤をもはや必要としない
ため、工程が簡略化し、温度サイクルによる劣化
の生ずることはない。さらに本発明による半導体
素子は自動組立て工程でモジユール化することが
できるので複合半導体装置用素子として極めて有
利に使用できる。
第１図は従来の複合半導体装置用サイリスタ素
子の断面図、第２図は第１図のサイリスタ素子を
用いたモジユールの断面図、第３図は本発明の一
実施例の断面図、第４図は別の実施例の断面図で
ある。 １：サイリスタチツプ、７：ガラス層、２２：
高温はんだ、２３，２４：電極板、２５，２６：
電極板の小寸法部、２７，２８：電極板の大寸法
部、３０：ポリイミド樹脂。
子の断面図、第２図は第１図のサイリスタ素子を
用いたモジユールの断面図、第３図は本発明の一
実施例の断面図、第４図は別の実施例の断面図で
ある。 １：サイリスタチツプ、７：ガラス層、２２：
高温はんだ、２３，２４：電極板、２５，２６：
電極板の小寸法部、２７，２８：電極板の大寸法
部、３０：ポリイミド樹脂。
Claims (1)
- 【特許請求の範囲】 １ 両面がベベル状に形成され、ベベル部にガラ
スパツシベーシヨンが施された半導体チツプの両
面の平面部に電極板を備えるものにおいて、電極
板が半導体チツプに高温はんだにより固着され、
その周縁がチツプのベベル部の周縁より外方へ張
り出し、電極板とベベル部との間に生ずる空間が
ポリイミド樹脂により充てんされたことを特徴と
する複合半導体装置用半導体素子。 ２ 特許請求の範囲第１項記載の素子において、
電極板がチツプに面する側において小さい面を有
し、反対側において大きい面を有することを特徴
とする複合半導体装置用半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083344A JPS59208758A (ja) | 1983-05-12 | 1983-05-12 | 複合半導体装置用半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083344A JPS59208758A (ja) | 1983-05-12 | 1983-05-12 | 複合半導体装置用半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59208758A JPS59208758A (ja) | 1984-11-27 |
| JPS6366063B2 true JPS6366063B2 (ja) | 1988-12-19 |
Family
ID=13799815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58083344A Granted JPS59208758A (ja) | 1983-05-12 | 1983-05-12 | 複合半導体装置用半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208758A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4987476A (en) * | 1988-02-01 | 1991-01-22 | General Instrument Corporation | Brazed glass pre-passivated chip rectifier |
| EP0520294B1 (de) * | 1991-06-24 | 1998-08-26 | Siemens Aktiengesellschaft | Halbleiterbauelement und Verfahren zu seiner Herstellung |
-
1983
- 1983-05-12 JP JP58083344A patent/JPS59208758A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59208758A (ja) | 1984-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764804A (en) | Semiconductor device and process for producing the same | |
| JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
| US3341649A (en) | Modular package for semiconductor devices | |
| US4670771A (en) | Rectifier module | |
| US20050077599A1 (en) | Package type semiconductor device | |
| JPS59198740A (ja) | 樹脂封止形半導体複合素子 | |
| WO1988007761A1 (en) | Metal packages having improved thermal dissipation | |
| US11728237B2 (en) | Semiconductor device with a supporting member and bonded metal layers | |
| US3742599A (en) | Processes for the fabrication of protected semiconductor devices | |
| US3654529A (en) | Loose contact press pack | |
| JP2005167075A (ja) | 半導体装置 | |
| JP7163583B2 (ja) | 半導体装置 | |
| JPS6146061B2 (ja) | ||
| JP2005019798A (ja) | モールド型半導体装置及びその製造方法 | |
| JPS6366063B2 (ja) | ||
| JP2000323647A (ja) | モジュール型半導体装置及びその製造方法 | |
| JPH0645504A (ja) | 半導体装置 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS63293931A (ja) | 半導体装置およびその製造方法 | |
| JPS64812B2 (ja) | ||
| JP3372169B2 (ja) | 半導体パッケージ | |
| JPS5952853A (ja) | 半導体装置 | |
| JPS61150351A (ja) | Ｉｃパツケ−ジ | |
| JPS5932142Y2 (ja) | 高電力用混成集積回路 | |
| JPH0353780B2 (ja) |