JPS6363853B2 - - Google Patents
Info
- Publication number
- JPS6363853B2 JPS6363853B2 JP55021557A JP2155780A JPS6363853B2 JP S6363853 B2 JPS6363853 B2 JP S6363853B2 JP 55021557 A JP55021557 A JP 55021557A JP 2155780 A JP2155780 A JP 2155780A JP S6363853 B2 JPS6363853 B2 JP S6363853B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- register group
- counter
- binary
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005520 cutting process Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003743 erythrocyte Anatomy 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06M—COUNTING MECHANISMS; COUNTING OF OBJECTS NOT OTHERWISE PROVIDED FOR
- G06M11/00—Counting of objects distributed at random, e.g. on a surface
- G06M11/02—Counting of objects distributed at random, e.g. on a surface using an electron beam scanning a surface line by line, e.g. of blood cells on a substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
本発明は、二次元パターン計数回路に係り、特
に“０”、“１”に二値化された二次元パターンを
小枠で走査しながら切り出した時に各小枠内の
“１”の個数を計数するに好適な二次元パターン
計数回路に関する。
に“０”、“１”に二値化された二次元パターンを
小枠で走査しながら切り出した時に各小枠内の
“１”の個数を計数するに好適な二次元パターン
計数回路に関する。
金属加工面等の傷には、異物等の混入、ボイド
等のために生ずる孤立傷と、荒加工時のカツタマ
ークの残存、搬送時のこすれ等による線状傷とが
あり、前者は修正できないが後者の線状傷は更な
る仕上げ加工によつて修正できる。従つて加工面
の傷検査装置により、傷の有無だけでなくその傷
の種類まで自動判定できれば、作業の能率を大幅
に向上させうる。
等のために生ずる孤立傷と、荒加工時のカツタマ
ークの残存、搬送時のこすれ等による線状傷とが
あり、前者は修正できないが後者の線状傷は更な
る仕上げ加工によつて修正できる。従つて加工面
の傷検査装置により、傷の有無だけでなくその傷
の種類まで自動判定できれば、作業の能率を大幅
に向上させうる。
このような傷検査装置として、先に出願した発
明があり、この中で本発明の回路を有効に用いる
ことができる。すなわち、この傷検査装置では、
まず加工面をレーザ光で走査しながら照射する。
加工面に傷があるとこのレーザ光は乱反射し、傷
がなければ一定の方向にしか反射されない。これ
を利用して乱反射光を光電管でとらえ、各サンプ
リング時点ごとに、光電管出力があれば“１”、
なければ“０”の信号を発生していくと、加工面
のレーザ光走査に対応してデイジタル的な二次元
パターンが得られ、この二次元パターン上の
“１”の数から傷の大きさが、また“１”の分布
から傷の形状が判定できる。
明があり、この中で本発明の回路を有効に用いる
ことができる。すなわち、この傷検査装置では、
まず加工面をレーザ光で走査しながら照射する。
加工面に傷があるとこのレーザ光は乱反射し、傷
がなければ一定の方向にしか反射されない。これ
を利用して乱反射光を光電管でとらえ、各サンプ
リング時点ごとに、光電管出力があれば“１”、
なければ“０”の信号を発生していくと、加工面
のレーザ光走査に対応してデイジタル的な二次元
パターンが得られ、この二次元パターン上の
“１”の数から傷の大きさが、また“１”の分布
から傷の形状が判定できる。
第１図は二次元パターンの例で、最初ｉ行のＳ
からＥへ、次いでｊ行のＳからＥへと走査された
結果が例示されている。ところで、一般には、こ
の横方向のビツト数Ｎもたて方向のそれも大きい
値であるから、このような全体の二次元パターン
を一度に記憶し、処理するのでは記憶容量も大き
くなり、処理にも時間がかかりすぎて実時間によ
る傷の判定はできない。
からＥへ、次いでｊ行のＳからＥへと走査された
結果が例示されている。ところで、一般には、こ
の横方向のビツト数Ｎもたて方向のそれも大きい
値であるから、このような全体の二次元パターン
を一度に記憶し、処理するのでは記憶容量も大き
くなり、処理にも時間がかかりすぎて実時間によ
る傷の判定はできない。
そこで、前述の装置では、第１図の太わくで示
したような横ｍ、たてｎビツトの小枠で二次元パ
ターンを切り出し、この切り出し枠内で“１”の
個数や分布をしらべて傷の判定を行ない、かつこ
の切り出し枠を二次元パターン発生時の走査と同
じように移動させながら実時間処理により判定を
行なうようにしている。
したような横ｍ、たてｎビツトの小枠で二次元パ
ターンを切り出し、この切り出し枠内で“１”の
個数や分布をしらべて傷の判定を行ない、かつこ
の切り出し枠を二次元パターン発生時の走査と同
じように移動させながら実時間処理により判定を
行なうようにしている。
第２図は上記の切り出し、走査を行なうための
切り出し回路の構成図で、切り出し枠の大きさｍ
×ｎに対して、Ｎビツト（二次元パターンの横方
向−走査時のビツト数）のシフトレジスタ１のｎ
−１個と、ｍビツトのシフトレジスタ２のｎ個か
ら構成され、入力は、光電管出力を各サンプリン
グ時点ごとにデイジタル化した二値化クロツクｆ
である（ここで、ｆは当然のことながら２値化回
路の出力である）。切り出し枠３はｎ個のシフト
レジスタ２により与えられる。
切り出し回路の構成図で、切り出し枠の大きさｍ
×ｎに対して、Ｎビツト（二次元パターンの横方
向−走査時のビツト数）のシフトレジスタ１のｎ
−１個と、ｍビツトのシフトレジスタ２のｎ個か
ら構成され、入力は、光電管出力を各サンプリン
グ時点ごとにデイジタル化した二値化クロツクｆ
である（ここで、ｆは当然のことながら２値化回
路の出力である）。切り出し枠３はｎ個のシフト
レジスタ２により与えられる。
ここで、切り出し枠３内の“１”の個数を計数
する必要があるが、このために、前述の装置では
第３図に示す計数回路が用いられている。すなわ
ち、第３図において、切り出し枠３中の全ての点
より出力された線は、重みをなし係数カウンタ２
１の入力となる。係数カウンタ２１は入力の
“１”の個数を３ビツト（20、21、22）で出力す
る。係数カウンタの２ケの出力を４ビツト全加算
器２２に入力する。全加算器２２の２ケの出力を
更に４ビツト全加算器２２に入力する。このよう
にして切り出し回路中ｍ×ｎ点の“１”の合計Ｓ
はラツチ２３にラツチされる。
する必要があるが、このために、前述の装置では
第３図に示す計数回路が用いられている。すなわ
ち、第３図において、切り出し枠３中の全ての点
より出力された線は、重みをなし係数カウンタ２
１の入力となる。係数カウンタ２１は入力の
“１”の個数を３ビツト（20、21、22）で出力す
る。係数カウンタの２ケの出力を４ビツト全加算
器２２に入力する。全加算器２２の２ケの出力を
更に４ビツト全加算器２２に入力する。このよう
にして切り出し回路中ｍ×ｎ点の“１”の合計Ｓ
はラツチ２３にラツチされる。
しかし、このような計数方法によると、ぼう大
な数の配線と係数カウンタおよび全加算器を必要
とし、装置の大型化および信頼性の低下をまねく
という欠点がある。例えば、ｍ×ｎ＝20×20のと
き、配線数は400本（ｍ×ｎ）、係数カウンタ67
個、全加算器80個となる。
な数の配線と係数カウンタおよび全加算器を必要
とし、装置の大型化および信頼性の低下をまねく
という欠点がある。例えば、ｍ×ｎ＝20×20のと
き、配線数は400本（ｍ×ｎ）、係数カウンタ67
個、全加算器80個となる。
本発明の目的は、上記した従来技術の欠点をな
くし、回路が小型でよく、かつ信頼性の高い二次
元パターン計数回路を提供するにある。
くし、回路が小型でよく、かつ信頼性の高い二次
元パターン計数回路を提供するにある。
上記の目的を達成するために、本発明において
は、２値化回路から得られる２値絵素化信号を入
力してクロツク信号に応じてシフトする一走査線
のビツト数を有するシフトレジスタを複数直列に
接続した第１のシフトレジスタ群と、上記２値化
回路及び上記第１のシフトレジスタ群の各シフト
レジスタから並列に出力される２値絵素化信号を
入力してクロツク信号に応じてシフトして切り出
し枠を形成するｍ列×ｎ行の２値絵素からなる２
値画像を切り出すｍビツト数を有するｎ個のシフ
トレジスタからなる第２のシフトレジスタ群とを
有し、各クロツク時点ごとに上記第２のシフトレ
ジスタ群に切り出される２値絵素化信号を計数す
る二次元パターン計数回路において、上記第２の
シフトレジスタ群のビツト数をｍ＋１で形成し、
該第２のシフトレジスタ群に第１列に並列に入力
される２値絵素化信号を計数する第１のカウンタ
と、上記第２のシフトレジスタ群の第ｍ＋１列に
並列に出力される２値絵素化信号を計数する第２
のカウンタと、該第２のカウンタにより計数され
た値を上記走査線の始端からｍビツトの間閉ざす
ゲート回路手段と、上記第１のカウンタで計数さ
れた個数から上記ゲート回路手段を介して得られ
る第２のカウンタにより計数された個数を減算す
る減算回路と、各クロツク時点ごとに上記第２の
シフトレジスタ群に切り出される２値絵素化信号
の個数を記憶するラツチと、上記減算回路から出
力される個数と上記ラツチに記憶された個数を加
えてその結果に基づいて上記ラツチの内容を更新
する加算器とを備えたことを特徴とする二次元パ
ターン計数回路である。
は、２値化回路から得られる２値絵素化信号を入
力してクロツク信号に応じてシフトする一走査線
のビツト数を有するシフトレジスタを複数直列に
接続した第１のシフトレジスタ群と、上記２値化
回路及び上記第１のシフトレジスタ群の各シフト
レジスタから並列に出力される２値絵素化信号を
入力してクロツク信号に応じてシフトして切り出
し枠を形成するｍ列×ｎ行の２値絵素からなる２
値画像を切り出すｍビツト数を有するｎ個のシフ
トレジスタからなる第２のシフトレジスタ群とを
有し、各クロツク時点ごとに上記第２のシフトレ
ジスタ群に切り出される２値絵素化信号を計数す
る二次元パターン計数回路において、上記第２の
シフトレジスタ群のビツト数をｍ＋１で形成し、
該第２のシフトレジスタ群に第１列に並列に入力
される２値絵素化信号を計数する第１のカウンタ
と、上記第２のシフトレジスタ群の第ｍ＋１列に
並列に出力される２値絵素化信号を計数する第２
のカウンタと、該第２のカウンタにより計数され
た値を上記走査線の始端からｍビツトの間閉ざす
ゲート回路手段と、上記第１のカウンタで計数さ
れた個数から上記ゲート回路手段を介して得られ
る第２のカウンタにより計数された個数を減算す
る減算回路と、各クロツク時点ごとに上記第２の
シフトレジスタ群に切り出される２値絵素化信号
の個数を記憶するラツチと、上記減算回路から出
力される個数と上記ラツチに記憶された個数を加
えてその結果に基づいて上記ラツチの内容を更新
する加算器とを備えたことを特徴とする二次元パ
ターン計数回路である。
ここで、第１のシフトレジスタ群とは、第２図
のシフトレジスタ群１を意味し、第２のシフトレ
ジスタ群とは、第４図の切り出し枠３、即ち、第
２図の説明で示したシフトレジスタ群３（但し、
ｍ＋１列でｎ行の構成であり、第２図のシフトレ
ジスタ群とは異なるが、その呼び方は同じ）であ
る。
のシフトレジスタ群１を意味し、第２のシフトレ
ジスタ群とは、第４図の切り出し枠３、即ち、第
２図の説明で示したシフトレジスタ群３（但し、
ｍ＋１列でｎ行の構成であり、第２図のシフトレ
ジスタ群とは異なるが、その呼び方は同じ）であ
る。
以下、本発明の詳細を実施例により説明する。
第４図は本発明の一実施例を示す図で、この実施
例では、切り出し枠３のｍビツトシフトレジスタ
をｍ＋１ビツトに拡張し、この第ｍ＋１ビツト目
を出力端としてここの“１”の個数をカウンタ３
２で計数することにより、切り出し枠移動時に失
なわれる“１”の個数Ｂを計数している。一方、
切り出し枠３の入力端の“１”の個数Ａはカウン
タ３１で計数され、これは切り出し枠３の移動時
に新しくふえる“１”の個数である。このように
すると切り出し枠３からの結線は2n本でよく、
かつカウンタ３１，３２も極めて小さいものでよ
い。
第４図は本発明の一実施例を示す図で、この実施
例では、切り出し枠３のｍビツトシフトレジスタ
をｍ＋１ビツトに拡張し、この第ｍ＋１ビツト目
を出力端としてここの“１”の個数をカウンタ３
２で計数することにより、切り出し枠移動時に失
なわれる“１”の個数Ｂを計数している。一方、
切り出し枠３の入力端の“１”の個数Ａはカウン
タ３１で計数され、これは切り出し枠３の移動時
に新しくふえる“１”の個数である。このように
すると切り出し枠３からの結線は2n本でよく、
かつカウンタ３１，３２も極めて小さいものでよ
い。
カウンタ３１，３２の出力Ａ，Ｂは減算器３３
に入力されて差Ａ−Ｂが出力され、移動直前の
“１”の個数Ｓと加算器３４で加えられ、新しい
計数値Ｓとしてラツチ３５にラツチされる。即
ち、ラツチ３５は、各クロツク時点ごとに切り出
し枠３（ｍ列×ｎ行）に切り出された２値画像の
２値絵素化信号“１”の個数が計数されて記憶さ
れたことになる。
に入力されて差Ａ−Ｂが出力され、移動直前の
“１”の個数Ｓと加算器３４で加えられ、新しい
計数値Ｓとしてラツチ３５にラツチされる。即
ち、ラツチ３５は、各クロツク時点ごとに切り出
し枠３（ｍ列×ｎ行）に切り出された２値画像の
２値絵素化信号“１”の個数が計数されて記憶さ
れたことになる。
走査ゲートｂは第１図の横方向走査の間オンす
る信号で、クロツクｅはその走査の各サンプリン
グ時刻を指定する。従つてアンドゲート３６の出
力をカウンタ３７で計数し、設定回路３９の設定
値ｍと比較回路３８で比較する。カウンタ３７の
計数値がｍより小さい間は切り出し枠３の右方は
第１図の二次元パターンからはみ出し、枠３の移
動によつて失なわれる“１”はないので、この間
は比較回路３８の出力によつてアンドゲート４０
をオフにし、Ｂ＝０としておく。また、センサ出
力ａはレーザ光による加工面走査が折り返す時
点、すなわち二次元パターンの横方向の一走査が
終了して次の走査が始まるときに出力を出すの
で、この信号ａによりカウンタ３７とラツチ３５
の内容をクリアして新しい走査に備える。
る信号で、クロツクｅはその走査の各サンプリン
グ時刻を指定する。従つてアンドゲート３６の出
力をカウンタ３７で計数し、設定回路３９の設定
値ｍと比較回路３８で比較する。カウンタ３７の
計数値がｍより小さい間は切り出し枠３の右方は
第１図の二次元パターンからはみ出し、枠３の移
動によつて失なわれる“１”はないので、この間
は比較回路３８の出力によつてアンドゲート４０
をオフにし、Ｂ＝０としておく。また、センサ出
力ａはレーザ光による加工面走査が折り返す時
点、すなわち二次元パターンの横方向の一走査が
終了して次の走査が始まるときに出力を出すの
で、この信号ａによりカウンタ３７とラツチ３５
の内容をクリアして新しい走査に備える。
カウンタ３１，３２は、第３図の従来例のよう
に構成しても比較的小さくできるが、これらのカ
ウンタ機能にROMを用いればより簡単な回路に
できる。すなわち、切り出し枠３のたて方向をｎ
ビツトとしたとき、2n−１個以上のアドレスを持
つROMを用意し、例えば切り出し枠３の入力端
ｎビツトをROMのアドレスに対応して結線す
る。つまり、入力端ｎビツトを２進数とみてこれ
によりROMのアドレスを指定するようにする。
そして、ROMの各番地の内容には、そのアドレ
ス２進表現に含まれる“１”の個数を記憶させて
おく。例えばｎ＝11の例を第５図に示す。このよ
うにするとROMのアドレス指定により直ちに
“１”の個数が出力される。
に構成しても比較的小さくできるが、これらのカ
ウンタ機能にROMを用いればより簡単な回路に
できる。すなわち、切り出し枠３のたて方向をｎ
ビツトとしたとき、2n−１個以上のアドレスを持
つROMを用意し、例えば切り出し枠３の入力端
ｎビツトをROMのアドレスに対応して結線す
る。つまり、入力端ｎビツトを２進数とみてこれ
によりROMのアドレスを指定するようにする。
そして、ROMの各番地の内容には、そのアドレ
ス２進表現に含まれる“１”の個数を記憶させて
おく。例えばｎ＝11の例を第５図に示す。このよ
うにするとROMのアドレス指定により直ちに
“１”の個数が出力される。
以上の説明から明らかなように、本発明によれ
ば、簡単な回路構成で、かつ信頼性の高い計数回
路を実現することができる。
ば、簡単な回路構成で、かつ信頼性の高い計数回
路を実現することができる。
なお、以上の説明では本発明の傷検査装置にお
ける応用を例としたが、血液中の赤血球濃度や溶
液中の混入異物の大きさの自動測定等に本発明を
応用すると大きな効果が得られる。
ける応用を例としたが、血液中の赤血球濃度や溶
液中の混入異物の大きさの自動測定等に本発明を
応用すると大きな効果が得られる。
第１図は二次元パターンと切り出し枠の説明
図、第２図は切り出し回路の構成例を示す図、第
３図は従来の計数回路を示す図、第４図は本発明
の一実施例を示す図、第５図はカウンタにROM
を用いた時のアドレスとその内容の関係を示す図
である。 ３……切り出し枠、３１，３２……カウンタ、
３３……減算器、３４……加算器、３５……ラツ
チ。
図、第２図は切り出し回路の構成例を示す図、第
３図は従来の計数回路を示す図、第４図は本発明
の一実施例を示す図、第５図はカウンタにROM
を用いた時のアドレスとその内容の関係を示す図
である。 ３……切り出し枠、３１，３２……カウンタ、
３３……減算器、３４……加算器、３５……ラツ
チ。
Claims (1)
- １ ２値化回路から得られる２値絵素化信号を入
力してクロツク信号に応じてシフトする一走査線
のビツト数を有するシフトレジスタを複数直列に
接続した第１のシフトレジスタ群と、上記２値化
回路及び上記第１のシフトレジスタ群の各シフト
レジスタから並列に出力される２値絵素化信号を
入力してクロツク信号に応じてシフトして切り出
し枠を形成するｍ列×ｎ行の２値絵素からなる２
値画像を切り出すｍビツト数を有するｎ個のシフ
トレジスタからなる第２のシフトレジスタ群とを
有し、各クロツク時点ごとに上記第２のシフトレ
ジスタ群に切り出される２値絵素化信号を計数す
る二次元パターン計数回路において、上記第２の
シフトレジスタ群のビツト数をｍ＋１で形成し、
該第２のシフトレジスタ群の第１列に並列に入力
される２値絵素化信号を計数する第１のカウンタ
と、上記第２のシフトレジスタ群の第ｍ＋１列に
並列に出力される２値絵素化信号を計数する第２
のカウンタと、該第２のカウンタにより計数され
た値を上記走査線の始端からｍビツトの間閉ざす
ゲート回路手段と、上記第１のカウンタで計数さ
れた個数から上記ゲート回路手段を介して得られ
る第２のカウンタにより計数された個数を減算す
る減算回路と、各クロツク時点ごとに上記第２の
シフトレジスタ群に切り出される２値絵素化信号
の個数を記憶するラツチと、上記減算回路から出
力される個数と上記ラツチに記憶された個数を加
えてその結果に基づいて上記ラツチの内容を更新
する加算器とを備えたことを特徴とする２次元パ
ターン計数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2155780A JPS56118187A (en) | 1980-02-25 | 1980-02-25 | Counter circuit of two dimensional pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2155780A JPS56118187A (en) | 1980-02-25 | 1980-02-25 | Counter circuit of two dimensional pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56118187A JPS56118187A (en) | 1981-09-17 |
| JPS6363853B2 true JPS6363853B2 (ja) | 1988-12-08 |
Family
ID=12058302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2155780A Granted JPS56118187A (en) | 1980-02-25 | 1980-02-25 | Counter circuit of two dimensional pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56118187A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58200370A (ja) * | 1982-05-17 | 1983-11-21 | Toshiba Corp | 画像処理装置 |
| GB8320016D0 (en) * | 1983-07-25 | 1983-08-24 | Lloyd Doyle Ltd | Apparatus for inspecting printed wiring boards |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54110891A (en) * | 1978-02-17 | 1979-08-30 | Mitsubishi Electric Corp | Pattern flaw inspecting apparatus |
-
1980
- 1980-02-25 JP JP2155780A patent/JPS56118187A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54110891A (en) * | 1978-02-17 | 1979-08-30 | Mitsubishi Electric Corp | Pattern flaw inspecting apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56118187A (en) | 1981-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481664A (en) | Process for inspecting objects showing patterns with dimensional tolerances and reject criteria varying with the locations of said patterns and apparatus and circuits for carrying out said process | |
| JP2742240B2 (ja) | 構造物表面の検査における欠陥の検出方法 | |
| US4496971A (en) | Detection apparatus | |
| JPS6363853B2 (ja) | ||
| US4424530A (en) | Log surface determination technique | |
| JPS6256974B2 (ja) | ||
| JPH04236343A (ja) | ガラスエッジの欠点検出方法 | |
| JPS6385432A (ja) | 線状欠陥の検査方法 | |
| JPH0332723B2 (ja) | ||
| JPH0774787B2 (ja) | 多層パタ−ン欠陥検出方法及びその装置 | |
| JPS62168038A (ja) | 表面欠陥検査方法 | |
| JPS6055474A (ja) | 画像間差異検出装置 | |
| JPS61126455A (ja) | 画像処理方法 | |
| JPH0245706A (ja) | 形状検査装置 | |
| JP2841373B2 (ja) | パターン検査装置 | |
| JPS58219683A (ja) | 輪郭線検出方法 | |
| JPS58744A (ja) | 瓶類の検査方法 | |
| JPS6225243A (ja) | 欠陥検出方法 | |
| JPH0324671A (ja) | 欠陥検査装置 | |
| JPS63184046A (ja) | パタ−ン検査方式 | |
| JPH0418768B2 (ja) | ||
| JPS5950218B2 (ja) | パタ−ン検査装置 | |
| JPS58142247A (ja) | 検査装置 | |
| JPH01140271A (ja) | パターン欠陥検出装置 | |
| JPH10170449A (ja) | 配線パターン検査方法およびその装置 |