JPS6363132B2 - - Google Patents
Info
- Publication number
- JPS6363132B2 JPS6363132B2 JP56188098A JP18809881A JPS6363132B2 JP S6363132 B2 JPS6363132 B2 JP S6363132B2 JP 56188098 A JP56188098 A JP 56188098A JP 18809881 A JP18809881 A JP 18809881A JP S6363132 B2 JPS6363132 B2 JP S6363132B2
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- transistor
- pnpn
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
Description
【発明の詳細な説明】
本発明はPNPNスイツチ回路に係り、特に集
積回路に含まれるPNPNスイツチ回路の耐雑音
特性向上に関する。
積回路に含まれるPNPNスイツチ回路の耐雑音
特性向上に関する。
従来、接合破壊型Ｐ―ROM（Programable―
Read―Only―Memory）などの書込み回路など
に第１図に示す様なPNPNスイツチ回路が用い
られている。すなわちPNPNトランジスタ（Q1）
とNPNトランジスタ（Q2）とで構成される
PNPN素子と上記PNPトランジスタ（Q2）を初
段とするNPNダーリントントランジスタQ3及び
入力電圧がある電圧を越えた時自動的にPNPN
スイツチ回路をONさせる為にPNPトランジスタ
（Q1）のベース、コレクタ間に挿入されたツエナ
ーダイオード（D1）によつて構成される。
Read―Only―Memory）などの書込み回路など
に第１図に示す様なPNPNスイツチ回路が用い
られている。すなわちPNPNトランジスタ（Q1）
とNPNトランジスタ（Q2）とで構成される
PNPN素子と上記PNPトランジスタ（Q2）を初
段とするNPNダーリントントランジスタQ3及び
入力電圧がある電圧を越えた時自動的にPNPN
スイツチ回路をONさせる為にPNPトランジスタ
（Q1）のベース、コレクタ間に挿入されたツエナ
ーダイオード（D1）によつて構成される。
このPNPNスイツチ回路は、入力電圧（Q1の
エミツタ側の電位）が上昇するとQ1のベース電
位も上昇し、ツエナーダイオードD1のツエナー
電圧を越える電位になつた時D1がブレークダウ
ンしQ2のベースに電流を流しうる状態となりQ2
がONし、PNPN回路はONする。但しツエナー
電圧は通常７Ｖ以上なので７Ｖ以下の入力されて
もPNPNスイツチ回路は、ONしないはずであ
る。
エミツタ側の電位）が上昇するとQ1のベース電
位も上昇し、ツエナーダイオードD1のツエナー
電圧を越える電位になつた時D1がブレークダウ
ンしQ2のベースに電流を流しうる状態となりQ2
がONし、PNPN回路はONする。但しツエナー
電圧は通常７Ｖ以上なので７Ｖ以下の入力されて
もPNPNスイツチ回路は、ONしないはずであ
る。
しかし、急峻な立上り（数ns）のノイズが入力
されると、PNPNトランジスタQ1のベースは、
入力電圧とほぼ同程度まで上昇し、この時過渡電
流itがQ1のエミツタからベースへ流れる。itは、
ツエナーダイオードのジヤンクシヨ容量やPNP
トランジスタのBC容量を通して、R1に流れ、Q2
をONさせる事が出来る。又、過渡電流itはPNP
トランジスタQ1のベース電流ともなつてPNPト
ランジスタQ1のhfe倍の電流がコレクタ電流とし
て流れ、Q2をONさせる。この２つの効果によ
り、従来のPNPNスイツチ回路では急峻な立上
りのノイズに対して、弱いという欠点がある。
されると、PNPNトランジスタQ1のベースは、
入力電圧とほぼ同程度まで上昇し、この時過渡電
流itがQ1のエミツタからベースへ流れる。itは、
ツエナーダイオードのジヤンクシヨ容量やPNP
トランジスタのBC容量を通して、R1に流れ、Q2
をONさせる事が出来る。又、過渡電流itはPNP
トランジスタQ1のベース電流ともなつてPNPト
ランジスタQ1のhfe倍の電流がコレクタ電流とし
て流れ、Q2をONさせる。この２つの効果によ
り、従来のPNPNスイツチ回路では急峻な立上
りのノイズに対して、弱いという欠点がある。
本発明の目的は、急峻な立上りの耐雑音性のす
ぐれたPNPNスイツチ回路を提供する事にある。
ぐれたPNPNスイツチ回路を提供する事にある。
本発明の特徴は、PNPトランジスタと該PNP
トランジスタのベースとコレクタが接続しかつ該
PNPトランジスタのコレクタがベースト接続す
るNPNトランジスタで構成されるPNPNスイツ
チ回路に於いて、該NPNトランジスタのベース
と接地（GND）間に容量が挿入されている
PNPNスイツチ回路にある。
トランジスタのベースとコレクタが接続しかつ該
PNPトランジスタのコレクタがベースト接続す
るNPNトランジスタで構成されるPNPNスイツ
チ回路に於いて、該NPNトランジスタのベース
と接地（GND）間に容量が挿入されている
PNPNスイツチ回路にある。
以下、図面を参照しながら本発明の実施例を説
明する。
明する。
第２図は本発明の実施例の等価回路である。
本発明のPNPNスイツチ回路は従来のPNPN
スイツチ回路のPNPトランジスタQ1のコレクタ
に容量を付加したものである。
スイツチ回路のPNPトランジスタQ1のコレクタ
に容量を付加したものである。
すなわちR2に流れる過渡電流を容量分割によ
つて減じて、Q2がONする事を防ぐわけである。
たとえば従来のPNPNスイツチ回路ではR1＝
8KΩQ1のベース側の浮遊容量1pFとすればQ2が
ONするためには、Vf／8KΩ＝0.1mA（Vf＝
0.8V）の電流が必要である。又、第３図の様に
入力に5Vで5nsの立上りのノイズが入力されたと
すると平均過渡電流itは次式で近似できる。
つて減じて、Q2がONする事を防ぐわけである。
たとえば従来のPNPNスイツチ回路ではR1＝
8KΩQ1のベース側の浮遊容量1pFとすればQ2が
ONするためには、Vf／8KΩ＝0.1mA（Vf＝
0.8V）の電流が必要である。又、第３図の様に
入力に5Vで5nsの立上りのノイズが入力されたと
すると平均過渡電流itは次式で近似できる。
Q2がONするためには、Q1のコレクタ電流は
0.1mA以上必要なのでQ1のhfeは、0.2あればQ2は
ONできる事となる。Q2がONすればQ2のエミツ
タ電流でQ3は容易にONできる。しかし本発明で
は、Q1のコレクタに容量C0が付いているのでQ1
のコレクタ電流はC0を充電しその上Q2をONさせ
なければならない。又、Q3のエミツタは負荷が
あり、ダイオード１段＋抵抗の負荷だとすれば
Q2，Q3がONする為のQ2のベースの電位は最低
Vf３段（≒2.4V）必要である。すなわちQ1のコ
レクタ電流（ic）が0.1mAあるとしても Ｃ＝ｉ×ｔ／Ｖ＝0.1×10-3×５×10-9／2.4 ＝0.5／2.4×10-12〔Ｆ〕 すなわちC0が0.25pFあればコレクタ電流icは容
量充電にすべて費やされ、Q2をONさせる事がで
きない。この様にQ2のコレクタに容量をつける
とPNPNスイツチ回路は急峻な立上りのノイズ
に対しても耐雑音性がよくなる。
0.1mA以上必要なのでQ1のhfeは、0.2あればQ2は
ONできる事となる。Q2がONすればQ2のエミツ
タ電流でQ3は容易にONできる。しかし本発明で
は、Q1のコレクタに容量C0が付いているのでQ1
のコレクタ電流はC0を充電しその上Q2をONさせ
なければならない。又、Q3のエミツタは負荷が
あり、ダイオード１段＋抵抗の負荷だとすれば
Q2，Q3がONする為のQ2のベースの電位は最低
Vf３段（≒2.4V）必要である。すなわちQ1のコ
レクタ電流（ic）が0.1mAあるとしても Ｃ＝ｉ×ｔ／Ｖ＝0.1×10-3×５×10-9／2.4 ＝0.5／2.4×10-12〔Ｆ〕 すなわちC0が0.25pFあればコレクタ電流icは容
量充電にすべて費やされ、Q2をONさせる事がで
きない。この様にQ2のコレクタに容量をつける
とPNPNスイツチ回路は急峻な立上りのノイズ
に対しても耐雑音性がよくなる。
実際の集積回路では、第３図の様に容量は、耐
圧の関係からBCダイオードD2で容易に実現でき
る。
圧の関係からBCダイオードD2で容易に実現でき
る。
以上説明した様に本発明は、PNPNスイツチ
回路の急峻な立上りのノイズに対して耐雑音性を
向上させる上でたいへん有効である。
回路の急峻な立上りのノイズに対して耐雑音性を
向上させる上でたいへん有効である。
第１図は従来のPNPNスイツチ回路、第２図
は本発明実施例によるPNPNスイツチ回路、第
３図は第２図の回路を実際に構成する場合の例で
ある。 なお図において、Q1〜Q3……トランジスタ、
R1，R2……抵抗、D1……ツエナーダイオード、
C0，D2……容量、である。
は本発明実施例によるPNPNスイツチ回路、第
３図は第２図の回路を実際に構成する場合の例で
ある。 なお図において、Q1〜Q3……トランジスタ、
R1，R2……抵抗、D1……ツエナーダイオード、
C0，D2……容量、である。
Claims (1)
- １ PNPトランジスタと該PNPトランジスタの
ベースとコレクタが接続しかつ該PNPトランジ
スタのコレクタがベースと接続するNPNトラン
ジスタで構成されるPNPNスイツチ回路に於い
て該NPNトランジスタのベースと接地間に容量
が挿入されていることを特徴とするPNPNスイ
ツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188098A JPS5890825A (ja) | 1981-11-24 | 1981-11-24 | Ｐｎｐｎスイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188098A JPS5890825A (ja) | 1981-11-24 | 1981-11-24 | Ｐｎｐｎスイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890825A JPS5890825A (ja) | 1983-05-30 |
| JPS6363132B2 true JPS6363132B2 (ja) | 1988-12-06 |
Family
ID=16217661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56188098A Granted JPS5890825A (ja) | 1981-11-24 | 1981-11-24 | Ｐｎｐｎスイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890825A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0411845U (ja) * | 1990-05-21 | 1992-01-30 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521542A (en) * | 1978-08-02 | 1980-02-15 | Kawasaki Steel Corp | Process for pickling hot rolled steel belt |
-
1981
- 1981-11-24 JP JP56188098A patent/JPS5890825A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521542A (en) * | 1978-08-02 | 1980-02-15 | Kawasaki Steel Corp | Process for pickling hot rolled steel belt |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0411845U (ja) * | 1990-05-21 | 1992-01-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5890825A (ja) | 1983-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0702410A2 (en) | A transistor protection circuit | |
| US5091818A (en) | Overvoltage protecting circuit | |
| JPH0350423B2 (ja) | ||
| JPS6363132B2 (ja) | ||
| JPH027461A (ja) | 集積回路保護用回路装置 | |
| JPH02215163A (ja) | 集積回路保護用半導体装置 | |
| EP0059630A2 (en) | Field programmable device | |
| US3179818A (en) | Time delay circuits | |
| EP0931315B1 (en) | Trimming circuit | |
| JPH02246613A (ja) | 静電破壊保護回路 | |
| US5382837A (en) | Switching circuit for semiconductor device | |
| JPS59181722A (ja) | 静電破壊保護回路 | |
| EP0408124B1 (en) | Circuit for protection against negative overvoltages across the power supply of an integrated circuit comprising a power device with related control circuit | |
| JPS6225797Y2 (ja) | ||
| JPS6327800B2 (ja) | ||
| JPH10200056A (ja) | バイポーラｉｃ | |
| JPS63277422A (ja) | 集積回路 | |
| JPH01137822A (ja) | 半導体集積回路 | |
| JPH0263216A (ja) | 半導体集積回路 | |
| JP2917403B2 (ja) | モータドライブ回路 | |
| JPS631210A (ja) | バイポ−ラ相補型スイツチング回路 | |
| KR0112077Y1 (ko) | Esd 보호회로 | |
| EP0730299A1 (en) | Circuit for biasing epitaxial regions | |
| JPS6047747B2 (ja) | 誤動作防止回路 | |
| JPH04130657A (ja) | 集積回路における静電気防止回路 |