JPS63621A - ル−ル型システムの演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ルール型システムの演算装置に関し、特にル
ールで記述された制御論理に従い、各設備の状態に応じ
て条件を判定し、制御指令を決定する方式、およびルー
ルで記述された生産計画論理に従い、与えられた注文デ
ータと材料データから注文と材料を割付けるような生産
計画等に適したルール型システムの演算装置に関するも
のである。

〔従来の技術〕

Ｆ　Ａ　（Ｆａｃｔｏｒｙ　Ａｕｔｏｍａｔｉｏｎ）シ
ステムでは、製品のライフサイクルの短期化、製品の種
類の多様化しこ伴って、製造ラインの変更、運用の変更
が頻繁に行われる。このために、制御プログラムの迅速
な開発、保守が要求される６ 従来は、制御プログラムをＦ（ＩＲＴＲＡＮ等の汎用言
語で開発する方法がとられていた。

〔発明が解決しようとする問題点〕

この方法では、制御プログラムの開発、理解。

変更に時間がかかり、また専門のプログラム要員が必要
である等の問題があるため、−Ｆ記要求を満足させられ
なかった。そこで１本発明者等は、論理の記述、理解、
変更が容易な「設備群制御方式」（特願昭５８−７９３
４１号明細書参照）を提案した。

上記方式は、ルール型システムと呼ばれるもので、論理
を任意の日本語文字列でｒ　Ｉ　Ｆ、　（条件）　、Ｔ
ＨＥＮ（結論、動作）」型のルール形式に記述するのみ
で、プログラムが作成できるものである（以下、ＩＦ−
ＴＨＥＮルール、または、単にルールと呼ぶ）。

この方法によれば、プログラムの開発が容易であす、か
つ論理の理解と変更に優れている。

しかし、上記ルール型システムではルールのＩＦ部の条
件判定において、条件として記述された文字列と対象の
状態を表わす文字列とが−致した場合に条件成立とする
前走的なルール処理方式をとっている。従って、ある設
備が空でないといった否定の内容を条件として記述する
には、その設備が空という文字列とは別に空でないとい
う意味を表わす文字列を用意しなければならない。この
ため、文字列の種類が増え、対象状態の取り込みに時間
がかかり、対象規模が大きくなると充分な応答速度が確
保できなくなる問題がある。

以下、これを説明する。第３図は、前記設備群制御方式
の機能構成図である。１１はルール記憶部、１２はルー
ル運用部、１３は状態記憶部、１４は状態取り込み部、
１５は制御対象の設備群である。

状態取り込み部１４は、設備群１５の状態を調べその状
態を文字列に変換し、状態記憶部１３に格納する。ルー
ル運用部１２は、ルールを格納しであるルール記憶部１
１から１つずつルールを取り出し、ルールのＩＦ部の条
件判定を行い、条件が満足されれば、　ＴＨＥＮ部の結
論を状態記憶部１３に追加する。以上の処理を繰り返す
ことにより、最終的に実行すべき制御内容が決定される
。

ここで、従来のルール型システムでは、ルールのＩＦ部
に記述された文字列と同一の文字列が状態記憶部１；３
内に存在した時に条件が成立したとして処理を進める方
式である。従って、否定の内容を条件として記述するに
は否定の意味を表わす特別な文字列を用意せねばならな
い。例えば、第３図のＮα４ルールのように、［パレッ
トは空でない」という否定の内容を条件に記述するには
、″（パレット〈１〉は空）パという文字列とは別に″
（パレット〈１〉は空でない）″という文字列が必要で
ある。また、Ｎｎ　５ルールのように、作成可能な製品
から作成ずみでない製品を選ぶ条件を記述するには、”
（９１品＜Ｘ＞は作成ずみ）″という文字列とは別に゛
（製品＜Ｘ＞は作成ずみでない）″という文字列が必要
となる。このため、状態取込み部１４は、′（パレット
〈１〉は空）″。

″（製品＜Ａ＞は作成ずみ）″といった文字列とは別に
パ（パレットく２〉は空でない）　Ｉ＋　、　１４（製
品＜Ｂ＞は空でない）″という余分な文字列を状態記憶
部１３に格納せねばならず、状態記憶部１３に対象状態
を格納する処理に時間を要し、規模の大きな対象では充
分な応答性が得られないという欠点があった。

この欠点を解決する一つの方法として、ＩＦ部の文字列
と状態記憶部１３の文字列が−致しなかった場合に条件
が成立したとしてルールの処理を進めることにより、否
定的内容の文字列を特別に用意しなくてすむルール処理
方式を別に提案した（同時提出のルール処理方式）。こ
の提案では。

否定条件の処理を組み込んだルール型システムをどのよ
うに構成するかを重点に述べてあり、この構成において
必要となるＮＯＴ演算処理については、１実施例として
ソフシウエアによる処理方式のみを示しである。しかし
、ソフト的なＮ　ＯＴ演算処理では現況データ数の増加
に伴う処理時間の増加が急激であり、対象状態が多量と
なった場合前記提案の効果を充分生かしきれなくなる恐
れがある。

本発明の目的は、ＮＯＴ演算を効率よく実行する装置を
更に提供し、ルールを用いる可読性、理解性、および変
更容易性の高い論理記述方式を多量の状態を取り扱う必
要のある対象にも適用できるようにしたルール型システ
ムを実現することにある。

〔問題点を解決するための手段〕

第２図は、ルールの否定的処理を導入したルール型シス
テムにおいて、ＩＦ部にＮＯ前記述のあるルール（否定
処理を示す識別子としてＮ　Ｏ’Ｉ”をつけである）が
処理される様子を示す図である。

２１〜２５はワークテーブル、他は第１図の各部と同じ
である。ルール記憶部１１の内には、いま、ルール運用
部１２が処理しているＮＯ前記述（例えば、”ＩＦ　　
Ｎ０Ｔ（Ｒ＜Ｘ＞’＜Ｚ＞”）のあるルールが示されて
いる。

ルール運用部１２は、策ず、ルールのＩＦ部の最初のＩ
Ｆの文字列”　（Ａ　＜Ｘ＞　＜Ｙ＞　）”と状態記憶
部１３に格納されている文字列との一致判定を行う。こ
の際、−致する文字列が状態記憶部１３中に存在すれば
、−致する文字列のパラメータ部（″ぐｌ　、　　ＩＯ
１１でくくった部分）の値を、ＩＦの文字列中の対応す
るパラメータ部に記述しである変数（Ｘ、Ｙ等）の値と
してワークテーブル２１に取り込む（■）。更に、次の
Ｉ　Ｆ”の文字列”　（Ｂ　＜Ｙ＞　＜Ｚ＞）’″につ
いても同じ処理を行い、ＩＰの文字列の変数値を別のワ
ークテーブル２２に取り込む（■）。ここで、今処理し
た丁Ｆの文字列“（Ｂ　＜Ｙ＞　＜Ｚ＞）”にＮＯＴが
付いているので、ワークテーブル２１とワークテーブル
２２に取り込まれた変数値の間でＮＯＴ演算が行われ、
別のワークテーブル２３にその結果が格納される。すな
わち、ＮＯＴの付いていない文字列”　（Ａ　＜Ｘ＞　
＜Ｙ＞　）”に対して変数値を取り込んだワークテーブ
ル２１　（この様なワークテーブルをＮＯＴ演算の対象
となるワークテーブルと呼ぶ）の各行において、ＮＯＴ
が付いている文字列”　（Ｂ　＜Ｙ＞　＜Ｚ＞　）”に
対した変数値を取り込んだワークテーブル２２（この様
なワークテーブルをＮＯＴを取るワークテーブルと呼ぶ
）内にそれぞれの文字列に共通に現われる変数Ｙ（共通
変数と呼ぶ）の値が等しい行が存在しないＮＯＴ演算の
対象となるワークテーブルの行の値のみをＮＯＴ演算結
果としてワークテーブル２３に格納する（■）。以上の
様な処理を繰り返しく■、■）最後にワークテーブル２
５に値が存在すれば、その値をＴＩＩＥＮ部の文字列の
対応する変数に書き込んだ文字列を、新たに状態記憶部
１３に書き加える（■）。

〔作用〕

以上のＮＯＴ演算に対し、本発明では、格納されている
すべてのデータに対して同時に比較検索を行うことがで
きる連想記憶装置（−般にＣｏｎｔｅｎｔＡｄｄｒｓｇ
ｓａｂｌｅ　Ｍｅｍｏｒｙの名で呼ばれているので、以
下ＣＡＭと記す）を用い、共通変数値の等しい行が存在
するか否かの判定を高速に行うものである。

〔実施例〕

第１図は、本発明の原理を示す図である。

第１図において、３１は通常のメモリ、３２はＣＡＭ、
３３はＣＡ　Ｍ内の比較部、３４はＣＡＭ内の比較結果
フラグである。本発明では、先ず、Ｎ　ＯＴ演算の対象
となるワークテーブルを通常のメモリ３１に、ＮＯＴを
取るワークテーブルをＣＡＭ３２に格納する。更に、Ｎ
　Ｏ１”演算の結果は別のメモリ３１に格納する。動作
は、次の通りである。すなわち、通常のメモリ３１から
ＮＯＴ演算の対象となるテーブルデータを１行ずつ取り
出し、これをＣＡＭ３２の検索データとする（なお、こ
の際、共通変数以外のデータはマスクする）。

ＣＡＭ３２では、比較部によりＣＡＭ３２内のテーブル
データの全ての行に対し、データの比較処理を同時に行
う。データの一致結果は、比較結果フラグに示される。

本フラグが全て＋１０”の場合（−致データが１つも無
いことを示している）取り出した行のＮＯＴ演算の対象
となるテーブルデータを、演算結果を格納するメモリ３
１に格納する。以上のようにして、ＮＯＴ演算の処理を
高速化することができる。

以下、本発明の実施例を、図面により説明する。

第４図は、本発明の一実施例を示すＮ　ＯＴ演算装置の
ブロック図である。

第４図において、５０１はメモリＩ、５０２はメモリ■
、５０３はＣＡＭ、５０４は内部データバス、５０５は
内部アドレスバス、５０６は外部データバス、５０７は
外部アドレスバス、５０８はバス切換制御部、５０９は
内部アドレス発生部。

５１０は外部アクセス制御部、５１１はテーブル指定フ
ラグ、５１２はモードフラグ、５１３はメモリ夏向デー
タ量レジスタ、５１４はメモリ■内データ量レジスタ、
５１５は検索データレジスタ、５１６はリセット部、５
１７は動作制御部である。

内部データバス５０４および内部アドレスバス５０５は
、それぞれ本装置内部のデータ信号用のパスライン、ア
ドレス信号用のパスラインである。

一方、外部データバス５０６．外部アドレスバス５０７
は、それぞれ本装置内部のメモリ１５０１゜メモリｌｌ
５０２．ＣＡＭ５０３、その他のフラグ。

レジスタ等を外部からアクセスするためのデータ信号用
のパスラインである。

本装置では外部アクセスモードと内部動作モードの２つ
がある。外部アクセス・モードは、外部アドレスバス５
０７に外部からアドレスを指定し、外部データバス５０
６上のデータを本装置内部に書込むこと、あるいは本装
置内部のデータを外部データバス５０６上に読み出すこ
とができるモードであり、内部動作モードは第３図に示
した原理に基づいて自動的にＮＯＴ演算を実行するモー
ドである。モードの切換えは、モードフラグ５１２によ
って指定される。すなわち、モードフラグ“０″のとき
は外部アクセス・モート、モードフラグ″１′″のとき
には内部動作モードを示す。モードフラグ５１２は、信
号線５００２のラッチ信号によって内部データバス５０
４の信号を信号ｆｉ　５００３を通しラッチすることに
よって“１″にセットされ、信号線５００４のリセット
信号によってｒｒ　Ｏｈｔにリセットされる。また、モ
ードフラグの状態は、信号線５００１に送出される。通
常、モードフラグはｉｔ　Ｏ＋＋の状態にあり、外部ア
クセス・モードとなっている。

パス切換制御部５０８は、モードフラグ５１２の状態を
示す信号線５００１の信号に応じ、外部アクセス・モー
ト時には外部データバス５０６、外部アドレスバス５０
７を、それぞれ内部データバス５０４、内部アドレスバ
ス５０５に結合し、内部動作モード時にはこれらを切離
し、内部アドレス発生時５０９のアドレス信号線５００
６を内部アドレスバス５０５に結合する動作を行う。

内部アドレス発生部５０９は、内部動作モード時、メモ
リ［５０Ｌ、メモリ１１５０２．ＣＡＭ５０３のデータ
を読み書きするアドレスを発生する部分である。この内
部アドレス発生部５０９は。

信号線５００５上にメモリＴ　５０１．　、メモリＩＩ
　５０２　。

ＣＡＭ５０３内のレジスタ、メモリセルのいずれか１つ
を指定する制御信号を動作制御部５１７が発生すると、
これらの信号にそれぞれ対応するアドレスを発生して、
信号線５００６上に送出する６アドレスの発生は、メモ
リｆ５ｃ）ｌ、メモリｌｌ５０２、ＣＡＭ５０３のメモ
リセルに対しては、アドレス空間の先頭から順にアクセ
スするように行われる。

第５図は、第４図の２個のメモリとＣＡＭのアドレスの
関係を示す図である。

第５図に示すように、メモリ１５０１．メモリｆ１５０
２．ＣＡＭ５０３のメ（＝ｌＪセル（７）７クセスを指
定するたびに、次の発生されるアドレスは、それぞれ必
要酸だけインクリメントされている。

また、ＣＡＭ５０３内のレジスタ類については、それぞ
れに割当てられているアドレスを発生する。

なお、信号線５００７のリセット信号により、メモリ１
５０１＋メモリＩＩ　５０２　＋　ＣΔ〜１５０３のメ
モリセルに対する発生アドレスは、メモリ空間の先頭に
リセットされる。

メモリ１５０１およびメモリ■５０２は、第３図に示す
ように、Ｎ　ＯＴ’　；Ｖ（算の対象となるワークテー
ブルおよびＮＯＴ演算結果のワーク・テーブルを格納す
るためのものである。アドレス信号線５００８上のアド
レス信号を指定するメモリ内データを制御信号線５０１
０上の制御信号に応じ、データ信号線５００９を通して
アクセスできる。なお、メモリ内データ量レジスタｌ５
１３およびメモリ内データ量レジスタ■５１４は、メモ
リｌ５０１およびメモリ■５０２内に格納したワークテ
ーブル内に実際にデータが格納されている行数を示すも
のである。これらのレジスタは、制御信号５０１１上の
ラッチ信号により、内部データバス５０４のデータを信
号線５０Ｉ２を通してラッチすることにより、セットさ
れる。また、制御信号線５０１１上のリード信号により
その内容を、信号線５０１２上に送出できる。

更に、信号線５０１３上に常にその内容が送出されてい
る。なお、これらのレジスタは、カウンタの機能を有し
ており、ゼロクリア、カウントアツプを制御信号線５１
５１により制御される。

メモリ１５０１．メモリ■５０２のうち、いずれをＮＯ
Ｔ演算の対象となるワークテーブルに。

いずれをＮ　ＯＴ演算結果のワークテーブルに、それぞ
れ使用するかは、テーブル指定フラグ５１１によって指
定される。このフラグが１１１１７のとき。

メモリｌ５０１をＮＯＴ演算の対象となるワーク・テー
ブルとして、メモリ■５０２をＮＯＴ演算結果のワーク
・テーブルとして、それぞれ使用する。“０′″のとき
には、その逆となる。テーブル指定フラグ５１１は、信
号線５０２０のラッチ信号により、内部データバス５０
４の信号を信号線５０２１を通してラッチすることによ
って、セットされる。

また、その内容は、信号ａ５０２２に送出される。

ＣＡＭ５０３は、第３図に示したように、ＮＯＴを取る
側のワーク・テーブルを格納するためのものである。Ｃ
ＡＭ５０３は、通常のメモリと同じようにアドレス信号
線５０１４、データ信号線５０１５、制御信号線５０１
６を用いてアクセスされると同時に、リセット信号線５
０１７．検索信号線５０１８、検索結果信号線５０１９
によって連想検索機能がコントロールされる。

第６図は、ＣＡＭ内の各レジスタの配置図である。ＣＡ
Ｍの連想検索機能を、第６図により説明する。

６１は検索データレジスタ、６２はマスクデータレジス
タ、６３はメモリセル５６４は検索結果フラグである。

メモリセル６３には、連想検索されるべきデータが格納
される。また、検索データレジスタ６１には、検索すべ
きデータが格納される。マスクデータレジスタ６２は、
検索データレジスタ６１のデータのうち、検索時に考慮
しない部分のマスクを指定するものである。マスクデー
タレシス、り６２で、１０”が格納されている部分に対
応する検索データレジスタ６１のデータはマスクされ、
検索時、データー致の比較対象とならない（″１″′が
格納されている部分のみ比較対象となる）。これらのレ
ジスタ６１，６２、メモリセル６３は１通常のメモリと
同じように、信号線５０１４．５０１５．５０１６を用
いてアクセスされる。これらのレジスタ６１，６２、メ
モリセル６３にデータを格納した後、検索信号線５０１
８をオンすることにより、連想検索が行われる。すなわ
ち、検索データレジスタ６１とメモリセル６３内のデー
タのうち、マスクデータレジスタ６２で１”が指定され
ている部分のデータの一致比較が、メモリセル６３内の
全データ同時に行われ、−致したデータのメモリセル６
３の行に対応する検索結果フラグ６４に１′ｌ　１１が
立つ、検索結果フラグ６４に１つでも“１″が立てば、
そのことは検索結果信号線５０１９上に示され、外部に
伝えられる。また、１つも“１”が立たなければ、信号
線５０１９には検索結果の無いことが示される。次に、
検索信号線５０１８がオンされると、検索結果フラグ６
４で“１”の支っている最初の行のメモリセル６３内の
データが、データ信号線５０１５に送出される。更に、
再び検索信号線５０１８がオンされると、検索結果フラ
グ６４で、２ｔｉ目に“１”の立っている行のメモリセ
ル６；３内のデータが、データ信号８５０１５に送出さ
れ、１番目のフラグは消される。なお、リセット信号線
５０１７をオンすることにより、全メモリセル６３の内
容がクリアされる。

外部アクセス制御部５１０は、これまでに述べたメモリ
Ｉ　５０　Ｌ、メモリ■５０２．ＣＡＭ５０３、モード
フラグ５１２．テーブル指定フラグ５１１．メモリ■内
データ量レジスタ５１３およびメモリ■内データ量レジ
スタ５１４を、外部からアクセスす・るための制御を行
う部分である。

この外部アクセス制御部５１０において、外部アドレス
バス５０７上の信号がデコートされ、前記のいずれをア
クセスするかが決定され、信号線５０２３のリード／ラ
イト信号に応じて、アクセス対象に読み出し／ラッチ信
号を送出する。また、ＮＯＴ演算の終了時（モードフラ
グ５１２がオンからオフに変った時）、外部に対しＮＯ
Ｔ演算の終了を示す割込み信号を信号！５０２４上に送
出する。

検索データレジスタ５１４は、メモリＴ５０１内あるい
はメモリ■５０２内に格納されているＮＯＴ演算の対象
となるワークテーブルの１行のデータを取り出して格納
するレジスタである。このレジスタは、信号線５０２５
−Ｈのラッチ信号により、内部データバス５０４の信号
を信号線５０２６を通しラッチすることによってセット
される。また、その内容は、信号線５０２５上に読み出
し信号を発信することにより、信号１ｓｏ２６を通して
内部データバス５０４上に送出される。

リセット部５１６は、このＮ　ＯＴ演算装置の初期状態
をセットする部分であり、外部のリセット信号線５０３
】のリセット信号および、パワーオンにより、モートフ
ラグ５１２．ＣＡＭ５０３をリセットする信号を発生さ
せる。

動作制御部５１７は、内部動作モード時、これまで述べ
た各部の動作タイミングを制御し、ＮＯＴ演算を進行さ
せる部分である。モードフラグ５１２．テーブル指定フ
ラグ５１１の状態、７メモリ内データ量レジスタ５１３
の内容、ＣＡ　Ｍ　Ｔ５０２、ＣＡＭ、ｌｌ５０３、連
想検索の結果（検索結果信号線５０１９の状態）に応じ
て、適宜、他の部分に信号を発信することにより、制御
を行う。

第７図〜第１０図は、本発明の動作時のデータフロー図
である。以下、第４図、第５図、第６図および第７図〜
第１０図を参照しながら、本実施例の動作を説明する。

第７図〜第１０図におけろ記号９番号は、第４図、第５
図、第６図と同じである。

ＮＯＴ演算の開始に先立ち、ユーザは、先ず信号線５０
３１にリセット信号を送り、本装置の初期状態をセット
する。リセット信号により、リセット部５１６は、内部
リセット信号を信号線５０１７゜５００４に発生させ、
ＣＡＭ５０３の内部レジスタ６１．６２、メモリセル６
３、フラグ６４をクリアし、モードフラグ５１２をｉｔ
　Ｏｎにセットする（第７図の■）。モートフラグ５１
２がｌｌ　Ｏ１＋にセットされることにより、バス切換
制御部５０８は、外部データバス５０６と内部データバ
ス５０４、および外部アドレスバス５０７と内部アドレ
スバス５０５を結合し、外部からデータをセットできろ
状態とする。次に、ユーザは、ＮＯＴ演算を行うべき２
つのワークテーブルのうち、Ｎ０１゛演算の対象どなる
ワークテーブルのデータをメモリｌ５０１にセット・す
る（第７図の（力）。

同時に、メモリ１５０＋にセラｌ−したデータの行数を
、メモリＩ内データ量レジスタ５１３にセットする（第
７図の■）。更に、Ｎ　ＯＴを取るべきデータをＣＡＭ
５Ｑ３にマットする（第７図の■）。

以下では、メモリ１５０１にＮＯ１′演算の対象となる
データセットし、メモリ■５０２にＮＯＴ演算の結果の
データをセットする場合について説明する。メモリ１５
０１へのデータのセットの制御は、外部アクセス制御部
５１０によって行われる。

ユーザは、外部データバス５０６上にデータをセットし
、さらにデータを格納すべきメモリ１５０１に割当てら
れたアドレスを外部アドレスバス５０７に送出し、ライ
ト信号を信号線５０２３に発信する。データおよびアド
レスは、内部データバス５０４、および内部アドレスバ
ス５０５に伝達され、メモリｌ５０１　の信号線５００
９．５００８に伝えらオしる。外部アクセス制御部５１
０は、メモリｌ５０１のアクセス制御信号をメモリ■５
０１の信号線５０１Ｏに対して発生させ、データをメモ
リ［５ｏ１に格納する。なお、メモリ■５０２．　ＣＡ
Ｍ５０３１のデータの格納も全く同様にして行われる。

また、メモリ■内データ量レジスタ５１３へのデータの
セットも外部アクセス制御部５１０によって行われる。

すなわち、セットすべきデータを外部データバス５０６
に送出することにより、データは内部データバス５０４
に伝達される。さらに、メモリ■内データ量レジスタ５
１３に割当てられているアドレスを外部アドレスバス５
０７にセットし、信号線５０２３にライト信号を発信す
ることにより、外部アクセス制御部５１０はメモリＩ内
データ量レジスタ５１３の信号線５０１１上にラッチ信
号を発生し、内部データバス５０４上のデータを信号線
５０１２を介して取り込む。なお、メモリ■内データ量
レジスタ５１４、テーブル指定フラグ５１１、モードフ
ラグ５１２に対する外部からのセットも。

全く同じようにして行われる。ユーザは、以上のデータ
をセットした後、ＮＯＴすべき２組のデータの共通変数
以外の変数（第３図におけるＸ、Ｚ）をマスクするデー
タを、ＣＡＭ５０３のマスクデータレジスタ６２に格納
しく第８図の■）、ＮＯＴ演算の対象となるデータが格
納されている方のメモリ（ここでは、メモリＩ　５０１
）を、ＣＡＭ５０３のＮＯＴ？ｉＬ算相手としてテーブ
ル指定フラグ５１１に指定しく第８図の■）、さらにモ
ードフラグ５１２を“１”にセットし、ＮＯＴ演算を開
始させる（第８図の■）。モードフラグ５１２に“１″
がセットされると、バス切換制御部５０８は、外部デー
タバス５０６と内部データバス５０４、外部アドレスバ
ス５０７と内部アドレスバス５０５を切り離し、内部ア
ドレスバス５０５に信号線５００６を結合して、内部ア
ドレス発生部５０９で発生したアドレス信号を送出する
６動作制御部５１７は、信号線５００１の信号が′１″
（内部動作モード）となることにより、ＮＯＴ演算の制
御動作を開始する。動作制御部５１７は、先ずリセット
信号を信号線５００７に発生させ、内部アドレス発生部
５０９をリセットする（なお、リセットの内容は、前述
した内部アドレス発生部５０９の説明を参照）。また、
メモリ■内データ量レジスタ５１４の信号ｌ５５１５１
にリセット信号を発生し、レジスタをゼロクリアする。

その後、　ｍｒ作制御部５１７は、第３図で説明した動
作原理に従ってＮＯＴ演算を実行する。すなわち、メモ
リ■５０１内に格納されているワークテーブルデータを
先頭から１行ずつ順次取り出し、次の処理をメモリ■内
データ量レジスタ５１３に指定された回数だけ繰り返す
。動作制御部５１７は、信号線５００５にメモリ１５０
１を指定する制御信号を発信し、内部アドレス発生部５
０９にメモリ■５０１をアクセスするためのアドレスを
発生させる（なお、アドレスの発生方法は、前述の内部
アドレス発生部５０９の説明参照）。その後、メモリ１
５０１の信号線５０１０にメモリリードの制御信号を発
生させ、メモリ■５０１に格納されているワークテーブ
ルデータの１行の内容を内部データバス５０４上に読み
出す。読み出されたデータは、検索データレジスタ５１
５の信′＋線５０２５にラッチ信号を発信することによ
り、信号線５０２６を介して検索データレジスタ５１５
にラッチされる（第９図の■）。次に、動作制御部５１
７は、信号線５０２５にデータ読出信号を発生し、検索
データレジスタ５１５の内容を信号線５０２６を介して
再ひ内部データバス５０４上に送出する。送出されたデ
ータは、ＣＡＭ５０３内の検索データレジスタ６１に読
込まれる。すなわち、動作制御部５１７は、ＣＡＭ５０
３の検索データレジスタ６１のアドレスを発生させ、Ｃ
ＡＭ５０３の信号線５０１６にライト信号を発信するこ
とにより、ＣＡＭ５０３内にデータを取込む（第９図の
■）、以下、メモリＩ　５０１゜メモリ［５０２，ＣＡ
Ｍ５０３．その他のレジスタのアクセス手順は、前述と
同じであるため説明を省略する。動作制御部５１７は、
ＣＡＭ５０３の検索データレジスタ６１にデータを格納
した後、ＣＡＭ５０３の信号線５０１８に検索信号を発
生し、連想検索を行わせる（第９図の［相］）。動作制
御部５１７は、ＣＡＭ５０３の検索結果信号（信号線５
０１９）がオフの場合は、信号線５０２５にデータ読出
信号を発生させ、検索データレジスタ５１５の内容を信
号、ｖＩ５０２６を介して内部データバス５０４に送出
する。送出されたデータは、メモリｒ１５０２の先頭か
ら順に格納される（第９図の０）。格納アドレスは、内
部アドレス発生部５０９が前述した手順により発生させ
る。また、データ格納時、メモリ■内データ量レジスタ
５１４をカウントアツブする（第９図の０：誹）。なお
、ＣＡＭ５０３の検索結果信号（信号線５０１９）がオ
ンの場合は。

検索データレジスタ５１５の内容をメモリＨに格納する
ことは行わない。

これまでの動作を、メモリＩ内データ量レジスタ５１３
に指定された回数だけ繰り返すと、動作制御部５１７は
、リセット信号を信号線５００２に発生させ、モードフ
ラグ５１２を“０”にセットする。（第１０図の０）。

これにより、再びこの装置の内部を外部からアクセスす
ることが可能となる。なお、Ｎ　Ｏ’Ｉ’演算の終了は
、モードフラグ５１２が１１１　Ｔｔから“Ｏｌ＋に変
化した時点で、外部アクセス制御部５１０が割込み信号
を信号線５０２４に発信することにより通知される。Ｎ
　ＯＴ演算の結果を取り出す場合は、外部から、テーブ
ル指定フラグ５１１で指定した内容で決まるメモリ■５
０２のデータを、メモリ■内データ量レジスタ５１４に
示された行数分だけ読み出せばよい。

外部からの読み出しは、前述のように、外部アクセス制
御部５１０によって制御される。なお、得られた結果（
メモリＪｌ　５０２に格納されている）に対し、更にＮ
ＯＴを取りたい場合（ルール型ソフトウェアにおけるル
ールの条件部にＮＯＴ条件が連続して記述されている様
な場合）は、ＮＯＴを取ろべきデータを再び、ＣＡＭ５
０３にセットし、メモリｌ５０１とメモリ■５０２の役
割を切り換え（テーブル指定フラグをセットし直す）以
上までを再び実行すれば良い。

このように１本実施例では、ＣＡＭの並列検索機能を利
用することにより、高速の処理速度を実現することがで
きる。特に、処理時間が、ＮＯＴ演算を行うべき２つの
ワークテーブルデータの行数のみに比例することになる
ので、対象状７Ｉ！（量の増加に対して処理時間が相乗
的に増大することはない。

なお、本実施例のメモリ１５０１．メモリ■５０２をＣ
ＡＭとし、更に先願（ｉ受付Ｎα３］８．４０４．１８
４）に示した検索結果レジスタ、データ重ね合せ器等を
設けることにより、ルールの変数のＡＮＤ条件処理も行
わせることもできる。これにより、ＡＮＤ条件処理、Ｎ
ＯＴ演算処理を連続して１台の袋はで処理可能となり、
より効率的なルール型システムの演算装置を実現できる
。

本発明及びその変形例は、さらに、リレーショナルデー
タベースのようなデータ間の集合的演算を伴うシステム
に対しても、きわめて効果がある。

〔発明の効果〕

以上説明したように、本発明によれば、連想記憶装置の
並列検索機能により、Ｎ　ＯＴを取る側のテーブルデー
タ内にＮＯＴ演３′ｆ、の対象となる側のテーブルデー
タと一致するデータが存在するか否かを高速に判定する
ことができるので、テーブルデータのＮ○′Ｆ演算を高
速に実行することが可能となる。したがって、ルール型
システムのルールのＮＯＴ条件の処理速度を向上でき、
ＮＯＴ条件を含む可読性、理解性、変更性の高い論理記
述方式を、多量の状態を取扱う必要がある対象にも適用
することが可能どなる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は、Ｎ　ＯＴ演算
処理の説明図、第３図は従来のルール型システムの説明
図、第４図は本発明の一実施例を示すＮＯＴ演算装置ｇ
のブロック図、第５図は第４図のメモリとＣＡＭのアド
レス配置図、第６図はＣＡＭ内のレジスタの構Ｉ戊図、
第７図〜第１０図はそれぞれ本発明の実施例のデータフ
ロー図である。 代理人　弁理士　小川勝馬゛　。 第　１　目 膝 ％−％　　　　　　　　　持

Claims (1)

【特許請求の範囲】
1. １、設備群の条件と結論からなるルールを格納するルー
   ル記憶部、設備群の状態と実行すべき作業内容とルール
   で結論された内容を格納する状態記憶部、該状態記憶部
   に格納された情報と上記ルール記憶部に格納された条件
   とを比較照合し、条件が満足されたルールの結論を上記
   状態記憶部に格納するルール運用部を有し、設備群に対
   する制御指令を決定するルール型システムにおいて、上
   記ルールのある１つに記述された複数の条件内容のうち
   のある２組と合致する状態記憶部情報からなる２組のデ
   ータの集合に対し、一方のデータの集合からもう一方の
   データの集合において該２組の条件内容のうちの共通な
   項目に対応する値が等しいデータが存在するすべてのデ
   ータを取り去るＮＯＴ演算に対し、データを取り去られ
   る方の集合データを保持する入力バッファと、もう一方
   の集合データを保持する連想記憶手段と、ＮＯＴ演算の
   結果を保持する出力バッファとを具備し、上記入力バッ
   ファからデータを１つずつ取り出し、該データを検索デ
   ータ、上記共通項目を検索キーとして上記連想記憶手段
   のデータを連想検索し、検索キーの等しいデータが存在
   しない場合、検索データとしていたデータを出力バッフ
   ァに格納するという一連の動作を繰り返し実行すること
   を特徴とするルール型システムの演算装置。