JPH0628499A

JPH0628499A - データ駆動型情報処理装置

Info

Publication number: JPH0628499A
Application number: JP4180129A
Authority: JP
Inventors: Koichi Hatakeyama; 耕一畠山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1992-07-07
Filing date: 1992-07-07
Publication date: 1994-02-04
Also published as: US5542079A

Abstract

(57)【要約】【目的】この発明の目的はデータメモリにストアされ
るデータを用いて演算し、その演算結果に従って該デー
タメモリにストアされるデータを更新するような処理に
関して、処理速度向上を図れるとともに該処理を複数個
並列に実行可能なデータ駆動型情報処理装置を提供する
ことである。【構成】この情報処理装置は比較部６３およびメモリ
アクセス部６４を含むデータメモリインタフェース６な
らびにデータメモリ部７を備える外部データメモリ装置
５を接続し、比較部６３はパケット入力すると、応じて
メモリアクセス部６４を介して入力パケットに格納され
たアドレスデータに基づいてメモリ部７からデータを読
出し、読出データを該入力パケットに格納された命令コ
ードに従って演算処理し、その演算結果に応じて該入力
パケットに格納されたオペランドデータを用いてメモリ
部７にストアされるデータを更新するよう構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はデータ駆動型情報処理
装置に関し、特に、該装置において処理可能な操作命令
を追加してデータメモリ部のアクセス効率向上を図るデ
ータ駆動型情報処理装置に関する。

【０００２】

【従来の技術】従来のノイマン型計算機においてはプロ
グラムとして種々の命令が予めプログラムメモリに記憶
され、プログラムカウンタによってプログラムメモリの
アドレスが逐次指定されることにより順次命令が読出さ
れ、読出された命令が実行される。

【０００３】一方、データ駆動型情報処理装置は、プロ
グラムカウンタによる逐次的な命令の実行という概念を
持たない非ノイマン型計算機の一種である。このような
データ駆動型情報処理装置には、命令の並列処理を基本
としたアーキテクチャが採用される。データ駆動型情報
処理装置においては、演算の対象となるオペランドデー
タが揃い次第、該演算の実行が可能となり、データによ
っては複数の演算が同時に実行されるため、データの自
然な流れに従って並列的にプログラムが実行される。そ
のため、演算の所要時間が大幅に短縮するとみなされて
いる。

【０００４】図６は、従来のデータ駆動型情報処理装置
のブロック構成の一例を示す図である。

【０００５】図７は、図６の情報処理装置において処理
されるデータパケットのフィールド構成の一例を示す図
である。

【０００６】図７に示されるデータパケットは行先フィ
ールドＦ１、命令フィールドＦ２、データ１フィールド
Ｆ３およびデータ２フィールドＦ４を含む。フィールド
Ｆ１には行先情報が格納され、フィールドＦ２には命令
情報が格納され、フィールドＦ３またはＦ４にはオペラ
ンドデータが格納される。

【０００７】図６に示される情報処理装置はプログラム
メモリを含むプログラム記憶部１００、待合せメモリを
含む対データ検出部２、演算処理部３および入出力制御
部４を含む。また、この情報処理装置は外部的に設けら
れる外部データメモリ装置５を備える。図８は、図６の
プログラム記憶部１００のプログラムメモリに記憶され
るデータフロープログラムの一部を示す図である。図９
は、図６の対データ検出部２の待合せメモリに記憶され
るデータの一部を示す図である。

【０００８】プログラム記憶部１００のメモリには、図
８に示されるデータフロープログラムＰＲが予め記憶さ
れる。データフロープログラムＰＲの各行は次位の行先
情報および次位の命令情報からなる。プログラム記憶部
１００は、入力されたデータパケットに格納された行先
情報に基づいたアドレス指定によって、メモリに記憶さ
れたプログラムＰＲの次位の行先情報および次位の命令
情報の組を読出し、読出された次位の行先情報および次
位の命令情報を該入力データパケットの行先フィールド
Ｆ１００および命令フィールドＦ２にそれぞれ格納し、
該データパケットを送出する。プログラム記憶部１００
に格納される命令情報には演算処理部３に対するもの
と、外部データメモリ装置１０に対するものとに大別さ
れる。演算処理部３に対するものとしては算術演算、論
理演算、比較演算などがある。また、外部データメモリ
装置１０に対するものとしては読出命令ＩＳＥＬ、ＳＳ
ＥＬおよびＣＳＥＬと、書込命令ＩＲＥＰ、ＳＲＥＰ、
およびＣＲＥＰがある。

【０００９】ＩＳＥＬは、４バイトの整数型データを読
出す命令である。

【００１０】ＳＳＥＬは、２バイトの短語型データを読
出す命令である。

【００１１】ＣＳＥＬは、１バイトの文字型データを読
出す命令である。

【００１２】ＩＲＥＰは、４バイトの整数型データを書
込む命令である。

【００１３】ＳＲＥＰは、２バイトの短語型データを書
込む命令である。

【００１４】ＣＲＥＰは、１バイトの文字型データを書
込む命令である。

【００１５】対データ検出部２は、プログラム記憶部１
００から出力されるデータパケットの待合せを、図９の
待合せメモリ２ａにおいて行なう。すなわち、該入力デ
ータパケットの命令情報が２入力命令を示している場合
には、該入力パケットの行先情報に基づくアドレス指定
により待合せメモリ２ａの対応の指定アドレスに格納さ
れた待合せオペランドデータが読出される。このとき、
図９のに示されるように指定アドレスに待合せオペラ
ンドデータが既に格納されていれば、この待合せオペラ
ンドデータが読出され、該入力データパケットのフィー
ルドＦ３またはＦ４のいずれか一方のフィールドに書込
まれて、２つのオペランドデータが格納されたデータパ
ケットが送出される。一方、該入力データパケットの行
先情報に基づくメモリ２ａのアドレス指定において、指
定アドレスに待合せオペランドデータが格納されていな
いとは、図９のに示されるように該入力データパケッ
トのフィールドＦ３またはＦ４に格納されたオペランド
データが該指定アドレス領域に書込まれて、対となるオ
ペランドデータの入力を待合わせる。このように、対デ
ータ検出部２は、同じ行先情報を有する異なる２つのデ
ータパケットを待合せメモリ２ａを用いて検出し、それ
らのデータパケットのうち一方のデータパケットのオペ
ランドデータ（図７におけるデータ１フィールドＦ３の
内容）を、他方のデータパケットのデータ２フィールド
に格納し、その他方のデータパケットを出力するような
対データ検出処理を行なっている。対データ検出部２
は、プログラム記憶部１００から出力されるデータパケ
ットを入力し、該入力パケットの命令情報が１入力命令
を示している場合には、該入力データパケットをそのま
ま送出する。

【００１６】演算処理部３は、対データ検出部２から出
力されるデータパケットを入力し、該入力データパケッ
トに格納される命令情報を解読し、解読された命令情報
に従って該入力データパケットのフィールドＦ３または
Ｆ４に格納されるオペランドデータに対して演算処理を
行なう。そして、その演算結果を該入力データパケット
のデータ１フィールドＦ３に格納して該データパケット
を送出する。

【００１７】入出力制御部４は、該情報処理装置外部ま
たは演算処理部３から入力されたデータパケットを一時
的に記憶しながら順序よく合流させ、順次送出する入出
力制御機能と、演算処理部３から入力したデータパケッ
トに格納される行先情報に基づいて、該データパケット
の行先を、プログラム記憶部１００、外部データメモリ
装置１０および該情報処理装置外部のいずれか１つに決
定するような出力制御機能とを備える。

【００１８】データ駆動型情報処理装置は上述のような
構成を有して、プログラム記憶部１００から読出された
プログラムデータがデータパケットにして、プログラム
記憶部１００→対データ検出部２→演算処理部３→入出
力制御部４→プログラム記憶部１００…と巡回し続ける
ことにより、プログラム記憶部１００に記憶されたデー
タフロープログラムＰＲに基づく演算処理が進行する。

【００１９】外部データメモリ装置１０はデータメモリ
インタフェース１１およびデータメモリ部１２を含む。
データメモリ部１２は、このデータ駆動型情報処理装置
において演算処理されるべきデータを記憶する。データ
メモリインタフェース１１は、入出力制御部４を介して
与えられるデータパケットに格納される命令情報および
オペランドデータに基づいて、データメモリ部１２をア
クセスする。この外部データメモリ装置１０は、プログ
ラム記憶部１００→対データ検出部２→演算処理部３→
入出力制御部４と巡回して与えられるデータパケットに
格納されるデータに基づいて動作する。詳細には、デー
タメモリインタフェース１１が入出力制御部４からパケ
ットを入力すると、該入力パケットに格納された命令情
報を解読し、データメモリ部１２からのデータ読出を行
なうのか、メモリ部１２へのデータ書込を行なうのかを
判別する。該命令情報が前述の読出命令（ＩＳＥＬ，Ｓ
ＳＥＬおよびＣＳＥＬのいずれか）である場合、インタ
フェース１１は該入力パケットのフィールドＦ３に格納
されたオペランドデータ（アドレスデータ）に基づいて
メモリ部１２をアドレス指定し、指定アドレスの領域に
格納されたデータを読出す。この読出されたデータは該
入力パケットのデータフィールドＦ３に格納されて入出
力制御部４に送出される。一方、解読された命令情報が
前述の書込命令（ＩＲＥＰ，ＳＲＥＰ，ＣＲＥＰのいず
れか）である場合、インタフェース１１は該入力パケッ
トのフィールドＦ３に格納されたオペランドデータ（ア
ドレスデータ）に基づいてデータメモリ部１２をアドレ
ス指定し、指定アドレス領域に該入力パケットのフィー
ルドＦ４に格納されたオペランドデータ（書込むべきデ
ータ）を書込む。

【００２０】

【発明が解決しようとする課題】上述した従来のデータ
駆動型情報処理装置における外部データメモリ装置１０
に対する命令には、「指定アドレスと指定データを与
え、その指定アドレスに書込まれているメモリデータの
方が、指定データより大きければ、その指定アドレスに
指定データを書込んで１を出力し、そうでなければ書込
まずに０を出力する命令」と、「指定アドレスと指定デ
ータを与え、その指定アドレスに書込まれているメモリ
データの方が、指定データより小さければ、その指定ア
ドレスに指定データを書込んで１を出力し、そうでなけ
れば書込まずに０を出力する命令」がなかった。以下、
これらの命令を「比較置換命令」と呼び、またこのよう
な命令に基づいて行なわれる処理のことを「比較置換処
理」と呼ぶ。

【００２１】前述した従来のデータ駆動型情報処理装置
において、この「比較置換処理」を行なうためには、こ
の処理に関するプログラムのステップ数が多いので、該
情報処理装置における処理効率を妨げるという問題があ
った。この問題について次に説明する。

【００２２】図１０は、従来の比較置換命令の処理手順
をデータフローグラフにして示す図である。

【００２３】この図１０のフローグラフで示される比較
置換処理は、「指定アドレスと指定データを与え、その
指定アドレスに書込まれているメモリデータの方が、指
定データより大きければその指定アドレスに指定データ
を書込んで１を出力し、そうでなければ書込まずに０を
出力する命令」の処理手順を示している。図１０のフロ
ーグラフに記述される５角形および円形の記号はノード
と呼び、入力／出力のポートおよび演算・操作命令など
が記述される。各ノードにはノード番号＃１〜＃６が付
される。ノード番号は行先情報を示し、ノード番号の数
はプログラム記憶部１に記憶されるプログラムステップ
数に等しい。演算・操作命令のうち＞は左入力データと
右入力データとを大小比較し、（左入力データ＞右入力
データ）であるとき真（“１”）を出力し、そうでない
とき偽（“０”）を出力する論理演算命令を示し、ｔｇ
は右入力データが真ならば、左入力データを保存し出力
し、逆に右入力データが偽ならば、入力データを消去す
る演算命令を示し、ｆｇは右入力データが偽ならば左入
力データを保存し出力し、逆に右入力データが真ならば
入力データを消去する演算命令を示し、ｓｙｎｇは右入
力データと同期をとって、左入力データの保存出力の演
算命令を示す。図１０に示されるように＃１〜＃６に示
される演算・操作命令は命令群Ｃとしてまとめる。ま
た、図１０に示される＃１〜＃６の各ノードに示された
演算・操作命令は対応の行先情報（＃１〜＃６）と対に
なった命令情報にして、プログラム記憶部に予め記憶さ
れる。

【００２４】次に、図６に示されるデータ駆動型情報処
理装置の図１０に示されるデータフローグラフに従う動
作について説明する。

【００２５】動作において、図１０に示されるようにア
ドレスデータｐｏｓを格納したデータパケットＰ１０
と、アドレスデータｐｏｓにより指定されるデータメモ
リ部１２の領域に書込まれるべき書込データｖａｌを格
納したデータパケットＰ１１とが該情報処理装置に入力
される。両データパケットはデータ駆動型情報処理装置
の各部を前述したようにプログラム記憶部１００に記憶
されるプログラムデータを読出しながら並列に実行す
る、すなわち図１０の命令群Ｃの各ノードを並列に実行
することにより、命令群Ｃ内の各ノードにおける演算処
理が進行する。命令群Ｃ内の演算処理終了後は、出力ノ
ードにおいてこの比較置換処理結果データＸ（０ｏｒ
１）を格納したデータパケットＰ１２が得られる。

【００２６】図１０に示されるように従来のデータ駆動
型情報処理装置における「比較置換処理」はたとえば図
１０に示されたように少なくとも命令ノード（データフ
ロープログラムのプログラムステップ数）を６個以上必
要とするので、プログラム記憶部１００のメモリの利用
効率が妨げられるという問題があった。

【００２７】また、この「比較置換処理」をデータメモ
リ部１２の同一アドレスについて並列に実行する場合、
図１０の命令ｉｓｅｌ（＃１のノード）の実行から命令
ｉｒｅｐ（＃５のノード）の実行までの期間において、
データメモリ部１２のアドレスデータｐｏｓにより指定
される領域に格納されるデータが変化してしまう可能性
が高いので、この「比較置換処理」を並列に実行するこ
とができなかった。それゆえに、該データ駆動型情報処
理装置特有の演算処理の並列性が損なわれ、この「比較
置換処理」を実行する場合は、該情報処理装置における
演算処理速度が極めて低下するという問題があった。

【００２８】それゆえにこの発明の目的は、データメモ
リにストアされるデータを用いて演算し、その演算結果
に従って該データメモリにストアされるデータを更新す
るような処理に関して、処理速度向上を図れるととも
に、該処理を複数個並列にして実行可能なデータ駆動型
情報処理装置を提供することである。

【００２９】

【課題を解決するための手段】この発明に係るデータ駆
動型情報処理装置は複数の行先情報および命令情報を含
むデータフロープログラムに基づいて情報処理を行なう
装置であって、記憶領域を有し、入力されるデータをこ
の記憶領域に記憶するデータメモリ手段と、プログラム
記憶手段と、対データ検出手段と、演算処理手段と、入
出力制御手段とを備える。

【００３０】プログラム記憶手段はデータフロープログ
ラムを記憶し、データとともに入力された行先情報に基
づいてこのプログラムから少なくとも次位の行先情報お
よび命令情報を読出して、入力したデータとともに出力
する。データフロープログラムには、データメモリ手段
の記憶領域からデータを読出して所定演算を施し、かつ
この演算結果に応答して前述の記憶領域の内容を更新す
る演算更新命令を含む。

【００３１】対データ検出手段は、プログラム記憶手段
から出力されたデータを対応の行先情報および命令情報
とともに入力して行先情報が一致する２つのデータを検
出し、応じてこの２つのデータを対データにして入力し
た行先情報および命令情報とともに出力する。

【００３２】演算処理手段は、対データ検出手段から出
力されたデータを対応の行先情報および命令情報ととも
に入力し、入力データを入力命令情報に基づいて演算処
理し、この演算結果データを入力行先情報および命令情
報とともに出力する。

【００３３】入出力制御手段は、演算処理手段から出力
された演算結果データを対応の行先情報および命令情報
とともに入力して、プログラム記憶手段、この情報処理
装置外部またはデータメモリ手段に出力する。

【００３４】データメモリ手段は、入力されるデータを
前述の記憶領域に記憶する機能と、前述の演算更新命令
を入力し、この演算結果データを用いて演算更新命令を
実行するための演算更新手段を含む。

【００３５】

【作用】この発明に係るデータ駆動型情報処理装置は上
述のように構成されて、データフロープログラムにはデ
ータメモリ手段の記憶領域からデータを読出して所定演
算を施し、かつこの演算結果に応答してこの記憶領域の
内容を更新する演算更新命令が含まれる。データメモリ
手段の記憶領域に記憶されるデータをこの演算更新命令
を用いて処理する場合には、まずプログラム記憶手段か
らこの命令が読出されて、対データ検出手段に与えら
れ、ここで該命令の実行に必要とされるデータが検出さ
れる。対データ検出手段から出力された該命令とこの命
令の実行に必要とされるデータは演算処理手段および入
出力制御手段を介してデータメモリ手段の演算更新手段
に与えられる。この演算更新手段は演算更新命令の入力
に応答して、この命令を実行する。このようにして、１
つの命令を用いてデータメモリ手段の記憶領域からデー
タを読出して所定演算を施し、かつこの演算結果に応答
して記憶領域の内容を更新することができる。また、演
算更新手段において、この演算更新命令を実行中は他の
命令は実行され得ないので、この命令実行中の記憶領域
の内容は変化しないことが保証される。したがって、こ
のデータ駆動型情報処理装置では演算更新命令を複数個
並列に実行することが可能となるとともに、演算更新命
令に関する処理を高速化することができる。

【００３６】

【実施例】以下、この発明の一実施例について図面を参
照しながら詳細に説明する。

【００３７】図１は、この発明の一実施例によるデータ
駆動型情報処理装置のブロック構成図である。

【００３８】図２は、この発明の一実施例による比較置
換命令を示す図である。

【００３９】図３は、この発明の一実施例による比較置
換命令の処理手順をデータフローグラフにして示す図で
ある。

【００４０】図１においてデータ駆動型情報処理装置は
プログラム記憶部１、対データ検出部２、演算処理部
３、入出力制御部４および外部データメモリ装置５を含
む。

【００４１】対データ検出部２、演算処理部３および入
出力制御部４の構成および動作は前述した図６に示され
る対データ検出部、演算処理部、および入出力制御部の
構成および動作と同様であるので、詳細な説明は省略す
る。

【００４２】外部データメモリ装置５は、データメモリ
インタフェース６とデータメモリ部７とを備える。デー
タメモリ部７は図６に示されたデータメモリ部１２の構
成および動作と同様である。データメモリインタフェー
ス６は、パケット入力部６１、命令コード識別部６２、
比較部６３、メモリアクセス部６４およびパケット出力
部６５を含み、入出力制御部４を介してデータ入力され
る比較置換命令に応答して、データメモリ部７にストア
されるデータを用いて演算し、その演算結果に従ってメ
モリ部７にストアされるデータを更新するような機能を
従来の機能に追加して備える。

【００４３】図２を参照し、「比較置換命令」は命令コ
ード＞ｉｒｅｐおよび命令コード＜ｉｒｅｐの２つの命
令コードを含む。「比較置換命令」は、オペランドデー
タとしてデータメモリ部７をアクセスするためのアドレ
スデータと、該アドレスデータにより指定されるメモリ
部７の領域にストアされるデータとの間で比較されてそ
の比較結果に応じて該領域に書込まれる書込データとと
もにデータパケットにして入出力制御部４から外部デー
タメモリ装置５に与えられる。

【００４４】図１を参照して、パケット入力部６１は入
出力制御部４から与えられるデータパケットを入力し、
命令コード識別部６２に送出する。識別部６２は入力パ
ケットのフィールドＦ２に格納される命令コードを識別
し、その識別結果に応じて該入力パケットを比較部６３
およびメモリアクセス部６４のいずれか一方に送出す
る。識別部６２における識別結果、命令コードが比較置
換の命令コード＞ｉｒｅｐまたは＜ｉｒｅｐであれば該
入力パケットは比較部６３に送出され、命令コードが比
較置換の命令コードを除く前述した外部データメモリ装
置５に対する命令コード（ＩＳＥＬ、ＳＳＥＬ、ＣＳＥ
Ｌ、ＩＲＥＰ、ＳＲＥＰ、ＣＲＥＰ）であれば、該入力
パケットはメモリアクセス部６４に送出される。比較部
６３は入力パケットのフィールドＦ３に格納されたアド
レスデータをメモリアクセス部６４に与える。アクセス
部６４は入力アドレスデータに基づいてデータメモリ部
７をアドレス指定し、指定アドレスに格納されたデータ
を読出し比較部６３に与える。比較部６３は、メモリア
クセス部６４から入力したデータと該入力パケットのフ
ィールドＦ４に格納された書込データとを命令コード
（＞ｉｒｅｐまたは＜ｉｒｅｐ）に基づいて比較演算処
理する。たとえば命令コード＞ｉｒｅｐである場合、指
定アドレスに書込まれているメモリデータの方が、書込
データより大きければ、メモリアクセス部６４に書込デ
ータを与えるとともに、該入力パケットのフィールドＦ
３に１を設定し該パケットを送出する。アクセス部６４
は比較部６３から書込データを入力したことに応答し
て、メモリ部７の前述の指定アドレス領域にこの書込デ
ータを書込む。一方、演算結果、指定アドレスに書込ま
れているメモリデータの方が書込データより大きくなけ
れば、該入力パケットのフィールドＦ３に０を設定し該
パケットを送出する。また、たとえば命令コード＜ｉｒ
ｅｐである場合、指定アドレスに書込まれているメモリ
データの方が、書込データより小さければ、メモリアク
セス部６４に書込データを与えるとともに、該入力パケ
ットのフィールドＦ３に１を設定し該パケットを送出す
る。アクセス部６４は書込データを入力したことに応答
して、メモリ部７の前述の指定アドレス領域に書込デー
タを書込む。一方、演算結果、指定アドレスに書込まれ
ているメモリデータの方が、書込データより小さくなけ
れば、該入力パケットのフィールドＦ３に０を設定して
該パケットを送出する。

【００４５】また、メモリアクセス部６４は命令コード
識別部６２からパケットを入力した場合は、該入力パケ
ットに格納される命令コード（ＩＳＥＬ、ＳＳＥＬ、Ｃ
ＳＥＬ、ＩＲＥＰ、ＳＲＥＰ、ＣＲＥＰ）に従ってデー
タメモリ部７をアクセスし、そのアクセス結果を該入力
パケットに格納し該パケットを送出する。パケット出力
部６５は比較部６３またはメモリアクセス部６４から与
えられるデータパケットを入力し、入力順に入出力制御
部４に送出する。

【００４６】このように、外部データメモリ装置５にお
いては、従来のメモリ部７をアクセスするための命令コ
ードの処理機能に加えて、「指定アドレスと指定データ
を与え、その指定アドレスに書込まれているメモリデー
タの方が、指定データより大きければ、その指定アドレ
スに指定データを書込んで１を出力し、そうでなければ
書込まずに０を出力する命令コード＞ｉｒｅｐ」と、
「指定アドレスと指定データを与え、その指定アドレス
に書込まれているメモリデータの方が、指定データより
小さければ、その指定アドレスに指定データを書込んで
１を出力し、そうでなければ書込まずに０を出力する命
令コード＜ｉｒｅｐ」との処理機能を備える。

【００４７】次に、図１に示されるデータ駆動型情報処
理装置における「比較置換命令」の処理動作を、図３の
データフローグラフに従って説明する。ここでは、「比
較置換命令」として命令コード＞ｉｒｅｐを挙げた動作
を説明しているが、命令コード＜ｉｒｅｐに関してはデ
ータメモリインタフェース６におけるその比較動作のみ
が前述したように異なるだけなので、その説明は省略す
る。なお、プログラム記憶部１には命令コード＞ｉｒｅ
ｐがプログラムデータにしてストアされていると想定す
る。

【００４８】図３のフローグラフは命令コード＞ｉｒｅ
ｐを処理するためのものであり、ノード番号＃１を付し
た命令ノードのみから構成されることがわかる。

【００４９】まず、図３に示されるようなオペランドデ
ータにアドレスデータｐｏｓを格納したデータパケット
Ｐ１とオペランドデータに書込データｖａｌを格納した
データパケットＰ２とが順次、入出力制御部４を経由し
プログラム記憶部１に与えられる。プログラム記憶部１
では、入力パケットＰ１の行先情報に基づくアドレス指
定により次位の行先情報および次位の命令情報が読出さ
れて入力パケットＰ１のフィールドＦ１およびＦ２のそ
れぞれに格納されるので、行先情報に＃１、命令情報に
＞ｉｒｅｐ、オペランドデータにアドレスデータｐｏｓ
を格納したパケットが対データ検出部２へ送出される。
対データ検出部２では入力パケットの命令コードが２入
力命令（＞ｉｒｅｐ）であることに応答して待合せメモ
リに該入力パケットのオペランドデータであるアドレス
データｐｏｓを格納し、対となるデータの待合せをす
る。また、プログラム記憶部１では次の入力パケットＰ
２の行先情報に基づくアドレス指定により、次位の行先
情報および次位の命令情報が読出されるので、行先情報
に＃１、命令情報に＞ｉｒｅｐ、オペランドデータに書
込データｖａｌを格納したデータパケットが対データ検
出部２に送出される。対データ検出部２では入力パケッ
トの行先情報に基づいて待合せメモリをアクセスし、既
に待合わせていたアドレスデータｐｏｓが対データ検出
されるので、該入力パケットは図３に示されるような行
先情報に＃１、命令情報に＞ｉｒｅｐ、オペランドデー
タにアドレスデータｐｏｓおよび書込データｖａｌを格
納したデータパケットＰ３として演算処理部３へ送出さ
れる。演算処理部３は入力パケットＰ３の命令コード＞
ｉｒｅｐは外部データメモリ装置５に対する命令コード
であることを識別するので、該入力パケットＰ３を入出
力制御部４へそのまま送出する。入出力制御部４はパケ
ットＰ３を入力し、その行先情報に基づき該入力パケッ
トを外部データメモリ装置５のパケット入力部６１に与
える。

【００５０】外部データメモリ装置５のパケット入力部
６１は入力パケットＰ３を命令コード識別部６２に与え
る。識別部６２は入力パケットＰ３の命令コード＞ｉｒ
ｅｐを識別し、該入力パケットＰ３を比較部６３に送出
する。比較部６３は入力パケットＰ３に格納されたアド
レスデータｐｏｓをメモリアクセス部６４に与えるの
で、アクセス部６４はアドレスデータｐｏｓに基づきデ
ータメモリ部７をアドレス指定する。指定アドレスから
読出されたデータはメモリアクセス部６４を介して比較
部６３に与えられる。比較部６３は読出されたメモリデ
ータと入力パケットＰ３に格納された書込データｖａｌ
とを命令コード＞ｉｒｅｐに従って比較演算処理する。
そして、その演算結果に応じてデータメモリ部７の該指
定アドレス領域のデータをメモリアクセス部６４を介し
て書込データｖａｌを用いて更新するとともに、比較結
果データＸ（０または１）を該入力パケットＰ３のフィ
ールドＦ３に格納して、該パケットをパケットＰ４にし
てパケット出力部６５に送出する。パケット出力部６５
は該入力パケットＰ４を入出力制御部４へ送出する。

【００５１】このように図２に示された「比較置換命
令」を用いて比較置換処理すると、図１０に示された従
来のフローグラフの命令群Ｃに含まれる６個の命令ノー
ドが、図３に示されるように１つの命令ノードとなる。
このことは、プログラム記憶部１においてこの比較置換
処理のためのプログラムステップ数が従来に比べ大幅に
減少し、そのプログラム記憶部１のメモリの利用率が向
上するとともに情報処理装置における処理速度が向上す
る。

【００５２】次に、たとえば比較置換命令＞ｉｒｅｐを
実行した場合のデータメモリインタフェース６の入出力
データとデータメモリ部７の内部状態変化とを説明す
る。

【００５３】まず、図４（ａ）に示されるようにデータ
メモリ部７の指定アドレス領域のデータが書込データｖ
ａｌを用いて置換されない場合について説明する。

【００５４】今、命令情報に命令コード＞ｉｒｅｐ、ア
ドレスデータに２、書込データに８．５を格納したデー
タパケットＰ５が外部データメモリ装置５において処理
された場合を想定する。図４（ａ）のように最初、デー
タパケットＰ５が外部データメモリ装置５に与えられて
いない状態では、データメモリ部７のアドレス２には値
５．３が記憶されているとする。次に、データパケット
Ｐ５をデータメモリインタフェース６に与えると、イン
タフェース６はデータメモリ部７のアドレス２に格納さ
れている値５．３を読取り、入力パケットＰ５に格納さ
れた書込データの値８．５と大小比較する。すなわち、
インタフェース６内部で（５．３＞８．５）の大小比較
が成立するか否かが判定され、この場合、大小比較結果
は偽（“０”）となる。そして、この偽（“０”）の値
が格納されたデータパケットＰ６がインタフェース６か
ら出力される。このとき、データメモリ部７の内容は入
力パケットＰ５の書込データを用いて更新されない。次
に、図４（ｂ）を参照して、書込データｖａｌを用いて
データメモリ部７の指定アドレス領域のデータが置換さ
れる場合について説明する。

【００５５】今、命令コードに＞ｉｒｅｐ、アドレスデ
ータに２および書込データに２．８を格納したデータパ
ケットＰ７が外部データメモリ装置５に入力された場合
を想定する。図４（ｂ）のように、最初、該パケットＰ
７が与えられていない状態では、データメモリ部７のア
ドレス２には値５．３が格納されている。次に、データ
パケットＰ７をデータメモリインタフェース６に与える
と、インタフェース６はデータメモリ部７のアドレス２
に格納された値５．３を読取り、入力パケットＰ７に格
納された書込データの値２．８と大小比較する。すなわ
ち、データメモリインタフェース６内部で（５．３＞
２．８）の大小比較が成立するか否かが判定される。こ
の場合、大小比較の結果は真（“１”）となって、この
真（“１”）の値がデータフィールドに格納されたパケ
ットＰ８が入出力制御部４に送出される。これに並行し
て、図４（ｂ）に示されるようにデータメモリ部７の指
定アドレス２の値は入力パケットＰ７に格納されていた
書込データの値２．８を用いて更新される。

【００５６】命令コード＜ｉｒｅｐを実行した場合も、
データメモリインタフェース６における大小比較の真偽
が反転するだけであり、その動作は同様である。

【００５７】このようにして、１つの命令（１つのデー
タパケットＰ５またはＰ７）を用いてデータメモリ部７
の所望アドレス空間にストアされるデータを用いて演算
し、その演算結果に従って該メモリ空間にストアされる
データを所望データを用いて更新（初期化）することが
可能となる。

【００５８】また、本実施例によるデータ駆動型情報処
理装置によれば、従来では不可能であったデータメモリ
部７の同一アドレスに対する複数個の比較置換命令の並
列実行が可能となる。この点について図５（ａ）および
（ｂ）を参照して説明する。

【００５９】今、データメモリ部７の同一アドレスｐｏ
ｓに対して書込データｖａｌ１による比較置換命令と書
込データｖａｌ２による比較置換命令を実行する場合を
想定する。

【００６０】従来の図１０に示された比較置換命令＞ｉ
ｒｅｐに相当の命令群Ｃをデータメモリ部７の同一アド
レスｐｏｓに対して２個並列に実行しようとすると、命
令群Ｃ内の命令ｉｓｅｌおよび命令ｉｒｅｐの実行順序
が各命令群Ｃの間で不定となり正しい処理結果は得られ
ない。そこで、図５（ａ）に示されるようにデータメモ
リ部７の同一アドレスｐｏｓに対する２つの命令群Ｃを
命令ｓｙｎｃを用いて順（シーケンス）に実行しなけれ
ばならない。

【００６１】一方、本実施例では、前述したようにデー
タメモリインタフェース６内部で比較置換処理が行なわ
れるので、データメモリ部７の同一アドレスｐｏｓに対
する２個の「比較置換命令」を図５（ｂ）に示されるよ
うに並列に実行することが可能となる。

【００６２】なお、本実施例では、比較置換処理のみを
説明したが、これに特定されない。つまり、データメモ
リ部７からデータを読出して、読出されたデータを演算
処理し、さらにその演算結果に従ってデータメモリ部７
にデータを書込んでデータメモリ部７のデータを更新す
るような処理全般に適用可能である。

【００６３】

【発明の効果】以上のようにこの発明によれば、データ
メモリ手段の記憶領域からデータを読出して所定演算を
施し、かつこの演算結果に応答してこの記憶領域の内容
を更新するような演算更新処理をする場合において、１
つの命令を用いてこの処理を行なうことができるので、
この処理に関して実行される命令数は、従来例と比較し
はるかに少なくなる。また、演算更新手段においてこの
命令を実行中は、他の命令は実行されないので、該命令
実行中にデータメモリ手段の記憶領域の記憶内容が変化
しないことが保証されて、従来例では不可能であった
が、本発明によれば、この演算更新処理を複数個並列に
行なうことが可能となる。この結果、データ駆動型情報
処理装置の処理速度を飛躍的に向上させることが可能と
なる。

【００６４】また、この演算更新処理に関する命令数は
従来例に比較しはるかに少ないので、その分プログラム
記憶手段に記憶されるデータフロープログラムのステッ
プ数が少なくなり、プログラム記憶手段における記憶容
量の利用率が向上する。

【図面の簡単な説明】

【図１】この発明の一実施例によるデータ駆動型情報処
理装置のブロック構成図である。

【図２】この発明の一実施例による比較置換命令を示す
図である。

【図３】この発明の一実施例による比較置換命令の処理
手順をデータフローグラフにして示す図である。

【図４】（ａ）および（ｂ）は、この発明の一実施例に
よる比較置換命令を実行した場合の、データメモリイン
タフェースの動作およびデータメモリ部の内部状態を説
明する図である。

【図５】（ａ）および（ｂ）は、データメモリ部の同一
アドレスに対して比較置換命令を複数個実行する場合
に、従来例の情報処理装置における実行の順序とこの実
施例のそれとの違いを説明する図である。

【図６】従来のデータ駆動型情報処理装置のブロック構
成の一例を示す図である。

【図７】図６のデータ駆動型情報処理装置において処理
されるデータパケットのフィールド構成の一例を示す図
である。

【図８】図６のプログラム記憶部のプログラムメモリに
記憶されるデータフロープログラムの一部を示す図であ
る。

【図９】図６の対データ検出部の待合せメモリに記憶さ
れるデータの一部を示す図である。

【図１０】従来の比較置換命令の処理手順をデータフロ
ーグラフにして示す図である。

【符号の説明】

１プログラム記憶部２対データ検出部３演算処理部４入出力制御部５外部データメモリ装置６データメモリインタフェース７データメモリ部６２命令コード識別部６３比較部６４メモリアクセス部なお、各図中、同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】複数組の行先情報および命令情報を含む
データフロープログラムに基づいて情報処理を行なうデ
ータ駆動型情報処理装置であって、記憶領域を有し、入力されるデータを前記領域に記憶す
るデータメモリ手段と、データフロープログラムを記憶し、データとともに入力
された行先情報に基づいて前記データフロープログラム
から少なくとも次位の行先情報および命令情報を読出し
て、前記入力データとともに出力するプログラム記憶手
段と、前記プログラム記憶手段から出力されたデータを対応の
行先情報および命令情報とともに入力して前記行先情報
が一致する２つのデータを検出し、応じてこの２つのデ
ータを対データにして前記行先情報および命令情報とと
もに出力する対データ検出手段と、前記対データ検出手段から出力されたデータを対応の行
先情報および命令情報とともに入力して、前記データを
前記命令情報に基づいて演算処理し、該演算結果データ
を前記行先情報および命令情報とともに出力する演算処
理手段と、前記演算処理手段から出力された演算結果データを対応
の行先情報および命令情報とともに入力して前記プログ
ラム記憶手段、該装置外部またはデータメモリ手段に出
力する入出力制御手段を備え、前記データフロープログラムは、さらに前記記憶領域か
らデータを読出して所定演算を施し、かつ該演算結果に
応答して該記憶領域の内容を更新する演算更新命令を含
み、前記データメモリ手段は、さらに前記演算更新命令を入
力し、該演算更新命令を実行する演算更新手段を含むこ
とを特徴とする、データ駆動型情報処理装置。
【請求項２】前記演算更新手段は、さらに前記所定演
算を処理する所定演算手段と、前記記憶領域からのデータ読出および前記記憶領域の内
容の更新を処理する記憶領域アクセス手段とを含む、請
求項１に記載のデータ駆動型情報処理装置。