JPH05189586A - データ駆動型情報処理装置 - Google Patents

データ駆動型情報処理装置

Info

Publication number
JPH05189586A
JPH05189586A JP4001595A JP159592A JPH05189586A JP H05189586 A JPH05189586 A JP H05189586A JP 4001595 A JP4001595 A JP 4001595A JP 159592 A JP159592 A JP 159592A JP H05189586 A JPH05189586 A JP H05189586A
Authority
JP
Japan
Prior art keywords
data
packet
data packet
generation number
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4001595A
Other languages
English (en)
Other versions
JP3312039B2 (ja
Inventor
Manabu Onozaki
学 小野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP00159592A priority Critical patent/JP3312039B2/ja
Priority to US07/999,360 priority patent/US5404539A/en
Publication of JPH05189586A publication Critical patent/JPH05189586A/ja
Application granted granted Critical
Publication of JP3312039B2 publication Critical patent/JP3312039B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/448Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4494Execution paradigms, e.g. implementations of programming paradigms data driven

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 この発明の目的は、複数のデータ群を同時に
存在させて並列にデータ処理する場合に、常に正常な処
理を継続することができる、データ駆動型情報処理装置
を提供することである。 【構成】 この発明に係るデータ駆動型情報処理装置は
入力されるデータ群に処理されるべき順番にリング状に
連続した世代番号データCDを割当てて、対データ検出
時にアクセス競合した場合はリング状の前後関係で世代
番号データCD同士を大小比較し、その比較結果によっ
て処理の優先順位を決定することにより、先に処理され
るべきデータ群が常に優先的に処理されることが保証さ
れるよう構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はデータ駆動型情報処理
装置に関し、特に、複数のデータ群を並列に処理可能な
データ駆動型情報処理装置に関する。
【0002】
【従来の技術】図8は、従来のデータ駆動型情報処理装
置の一例を示すブロック構成図である。
【0003】図9は、従来および本発明の一実施例に適
用されるデータパケットのフィールド構成を示す図であ
る。
【0004】図10は、従来および本発明の一実施例に
適用される対データ検出部におけるメモリの構成を示す
図である。
【0005】図9においてデータパケットPDはフィー
ルドF1ないしF6を含む。フラグフィールドF1には
2オペランドフラグ106および未発火フラグ107が
格納され、行先フィールドF2にはノード番号データn
odeが格納され、世代番号フィールドF3には世代番
号データCDが格納される。命令フィールドF4には、
演算命令OPが格納され、データ1フィールドF5また
はデータ2フィールドF6には、オペランドデータD1
またはD2が格納される。なお、各データおよびフラグ
の詳細については後述する。
【0006】図8のデータ駆動型情報処理装置は、与え
られるデータパケットPDを入力した順に出力する合流
部10、予めデータフロープログラムを記憶するプログ
ラム記憶部11、メモリ600を含む対データ検出部1
2a、演算処理部14、分岐部15およびデータバッフ
ァ16を含む。
【0007】合流部10は、与えられるデータパケット
PDを入力し、順にプログラム記憶部11に出力する。
【0008】プログラム記憶部11は、予め行先情報お
よび命令情報を格納したレコードを複数含むデータフロ
ープログラムを記憶し、与えられるデータパケットPD
のノード番号データnodeに基づくアドレス指定によ
り読出された次位の行先情報および命令情報を入力デー
タパケットPDのフィールドF2およびF4に格納し
て、ノード番号データnodeおよび演算命令OPを更
新した後、出力する。
【0009】対データ検出部12aのメモリ600の構
成が図10に示される。メモリ600は、入力データパ
ケットPDのノード番号データnodeに基づくアドレ
スを用いてアクセス可能な物理的空間を有する。各アド
レスには、validフラグ105およびデータパケッ
トPDのデータ(フィールドF3〜F5に格納されたデ
ータ)または空(意味を持たない)のデータがストアさ
れる。
【0010】対データ検出部12aは、入力データパケ
ットPDの2オペランドフラグ106がセットされてい
るときに、2入力命令(2項演算など)を実行するため
に、処理されるべき2つのオペランドデータの待合わせ
を行なう。言換えれば、行先情報の一致する異なる2つ
のデータパケットPDの検出を行なう。対データ検出部
12aは、2オペランドフラグ106がセットされたデ
ータパケットPDを入力すると、入力パケットPDのノ
ード番号データnodeに基づくアドレス指定によりメ
モリ600をアクセスして、該指定アドレスにストアさ
れているvalidフラグ105を読出す。このとき、
フラグ105がセットされていれば、対になるデータが
メモリ600にストアされて待合わせ状態にあることか
ら、該入力データパケットPDはそこにストアされたデ
ータと対になって演算処理部14に出力される。そし
て、このアドレスにストアされたvalidフラグ10
5はリセットされる。逆に、該指定アドレスにストアさ
れたvalidフラグ105がリセットされていれば、
対になるデータはまだ入力されてないことから、この指
定アドレスに該入力データパケットPDのデータが書込
まれ、validフラグ105がセットされ、対となる
データパケットPDが入力されるのを待機する。
【0011】演算処理部14は、対データ検出部12a
から与えられるデータパケットPDに格納された演算命
令OPに基づいて、データD1またはD2を演算処理
し、この演算結果を該入力データパケットPDのフィー
ルドF5に格納して、分岐部15に出力する。
【0012】分岐部15は、入力データパケットPDの
行先情報に基づいて、入力データパケットを該装置の外
部およびデータバッファ16のいずれか一方に選択的に
出力する。
【0013】データバッファ16は、与えられるデータ
パケットPDを入力し、順次出力する。
【0014】以上のように、データパケットPDがプロ
グラム記憶部11→対データ検出部12a→演算処理部
14→プログラム記憶部11…と巡回し続けることによ
り、プログラム記憶部11にストアされたデータフロー
プログラムに基づく演算処理が進行する。
【0015】以上のようにデータ駆動型情報処理装置
は、実行可能になったデータから順に処理を行なう。そ
のためデータの入力順序に関係なくプログラムを実行で
きるので、並列にデータ処理を行なうことができる。
【0016】さて、同一のデータフロープログラムに対
して複数個のデータパケット群を上述したように並列処
理する機構を有したものを、特に、動的データ駆動型情
報処理装置と呼ぶ。この動的データ駆動型情報処理装置
の処理動作について、簡単に説明する。
【0017】図11(a)および(b)は、動的データ
駆動型情報処理装置の処理動作を説明するための図であ
る。
【0018】たとえば、図11(a)のように、データ
X1、X2およびX3の3つのデータを入力することに
より、出力Y1およびY2が得られるようなデータフロ
ープログラムを想定する。これらデータX1、X2およ
びX3を含むデータ群を複数個組合わせて実行する場
合、通常入力データの集合または処理中のデータが混ざ
り合って誤動作しないように出力{Y1、Y2}を確認
してから次のデータ群{X1、X2、X3}を入力する
ものと考える。
【0019】しかし、入力または処理中のデータ群にほ
かの処理中のデータ群とは別物であることを見分けるた
めの識別子を付けることができれば、あるデータ群の処
理が終了するのを待つことなしに、別のデータ群を入力
することができる。以下、この識別子を世代番号と呼
び、該装置へのデータ群の入力順序に対応して世代番号
を小さい順から付けるものとする。図11(b)に示さ
れるように動的データ駆動型情報処理装置は、世代番号
が付された各データ群を入力し、これを識別することに
より、各データが混ざり合わないようにして、正しく結
果出力するような処理機構を備えることができる。
【0020】上述したような世代番号が付けられるデー
タ群の例として次のようなものがある。たとえば、時間
とともに複数の信号が変化し、これらを一定時間ごとに
サンプリングして得られたデータを、順次、動的データ
駆動型情報処理装置に入力するような場合は、「時間」
に対応して異なるデータ群が存在する。この世代番号
は、世代番号データCDとしてデータパケットPDのフ
ィールドF3に格納される。
【0021】世代番号データCDが格納されたデータパ
ケットPDは、データ処理中には、同じ世代番号CDを
持つデータパケットPDとの間で演算が行なわれて、同
じ世代番号を持つ結果データが生成される必要がある。
したがって、対データ検出部12aは、世代番号データ
CDとノード番号データnodeがともに一致したデー
タパケットPDの待合わせを行なう。そのため、メモリ
600については、使用されるすべての世代番号データ
CDとノード番号データnodeの組合わせのすべてに
ついて、対データ検出のための待合わせ領域、すなわち
物理的メモリ空間を有することが望まれる。しかしなが
ら、扱う世代数およびノード数が多くなると、メモリ6
00が上述したような待合わせ領域をすべて備えるため
のメモリ空間を有することは、メモリ有効利用の面から
見ても現実的ではなく、また経済的でもない。そこで、
ここでは、互いに異なる世代番号データCDを持つデー
タ群同士が、同じ待合わせ領域、すなわちメモリ600
の同じアドレス空間を共有するようにする。言換えれ
ば、ノード番号データnodeにハッシュ演算を施して
得られるアドレス値(以下、ハッシュアドレスと呼ぶ)
によりメモリ600をアクセスして、互いに異なる世代
番号データCDを有するデータ群同士であってもメモリ
600の同じ待合わせ領域を共用する。
【0022】対データ検出部12aは、図10のメモリ
600の各アドレスにvalidデータ105のほかに
データパケットPDのフィールドF3ないしF5に格納
されたデータをストアする。対データ検出部12aは、
入力データパケットPDのハッシュアドレスに基づきメ
モリ600からのデータ読出を行なうが、特に、このと
き世代番号データCDの比較が行なわれ、この比較結果
に基づく、対データ検出が行なわれる。詳細には、指定
アドレスのvalidフラグ105がリセット状態なら
ば、無条件にそのアドレスに該入力データパケットPD
のデータが書込まれる。しかし、指定アドレスのフラグ
105がセット状態ならば、入力データパケットPDの
世代番号データCDと指定アドレスにストアされた世代
番号データCDとの比較が行なわれる。このとき、世代
番号データCD同士が等しければ、対データ検出され
て、該指定アドレスのvalidフラグ105がリセッ
トされる。逆に、等しくないときは、世代番号データC
Dの大小比較によりその優先順位が決定される。そし
て、入力データパケットPDの方が優先度が高い(たと
えば、世代番号データCDが小さい)ならば、該入力デ
ータパケットPDのデータが該指定アドレスに格納され
て、そこに格納されていた優先度が低い(たとえば、世
代番号データCDが大きい)データは、入力データパケ
ットPDのフィールドF3ないしF5に格納され、さら
には未発火フラグ107がセットされて、対データ検出
部12aから出力される。
【0023】この未発火フラグ107がセットされたデ
ータパケットPDは、演算処理部14、プログラム記憶
部11で処理されず、対データ検出部12aのメモリ6
00における該当の待合わせ領域が空くまで、このリン
グを巡回し続ける。
【0024】以上のように、動的データ駆動型情報処理
装置では、世代番号データCDに基づく優先度を決定し
つつ、世代番号データCDおよびノード番号データno
deが一致するデータパケットPD同士が対データ検出
されて処理される。
【0025】
【発明が解決しようとする課題】上述したように従来の
動的データ駆動型情報処理装置は、複数のデータ群を世
代番号に基づく優先度の判定結果により処理する。この
世代番号の最大値は、データパケットPDのフォーマッ
ト、すなわち世代番号データCDを格納するフィールド
F3のビット長に依存して決定される。また、このビッ
ト長は、該装置の物理的サイズ、各部を結合するデータ
線の幅、処理(伝達)速度等によって決定される。
【0026】動的データ駆動型情報処理装置に入力され
るデータ群の総数(世代数)が、上述のように決定され
る世代番号の最大値より小さいときは、従来の方法でデ
ータパケットPDを投入し、対データ検出部12aは、
世代番号データCDの大小比較を行なえば、確実に先に
入力された、即ち処理の優先度の高いデータ群を優先し
てデータ処理することができる。
【0027】一方、動的データ駆動型情報処理装置の中
に同時に存在する世代数は少ないが、データパケットP
Dの扱える世代数よりも多くのデータ群を、処理すべき
順に次から次へと連続して投入し処理する場合は、一度
使用した世代番号データCDを新しく投入されるデータ
群に再割当てして使う必要がある。
【0028】しかしながら、後に入力されたデータ群に
世代番号の再割当てを行なうと、装置の中では、先に入
力されていたデータ群の世代番号データCDが後に入力
されたデータ群の世代番号データCDよりも大きく(優
先度が低く)なってしまうことが発生し、従来のように
世代番号データCDの大小を比較するだけでは、先に入
力されて処理されるべきデータ群が優先的に処理される
(待合わせ領域を優先的に使用できる)保証はなくなっ
てしまう。
【0029】上述したような理由から、ある世代番号の
処理結果データをそれ以降の世代番号の入力データの一
部として使うような場合、従来の対データ検出部12a
で先に発火(対データ検出されること)しなくてはいけ
ないデータがメモリ600の待合わせ領域を使えないた
めに、処理が進まず、その結果その待合わせ領域が空か
ない(以下、デッドロックと呼ぶ)といった問題が発生
していた。
【0030】それゆえに、この発明の目的は、複数のデ
ータ群を同時に存在させて並列にデータ処理する場合
に、常に正常な処理を継続することができる、データ駆
動型情報処理装置を提供することである。
【0031】
【課題を解決するための手段】この発明に係るデータ駆
動型情報処理装置は、プログラム記憶手段とマッチング
メモリとデータ対生成手段と演算処理手段とを備え、入
力される複数のデータパケット群のそれぞれに処理の優
先順位に従ってリング状に連続した世代番号を予め割当
てて、データ対生成手段で2つのデータパケットがアク
セス競合を起した場合は、両データパケットの世代番号
同士をリング状の前後関係で比較し、その比較結果に従
ってデータ対生成処理の優先順位を決定するように構成
されたものである。
【0032】
【作用】この発明に係るデータ駆動型情報処理装置は、
入力される複数のデータパケット群のそれぞれに上述の
ような世代番号を予め割当て、上述のような世代番号比
較をすることにより、データ対生成手段において常時処
理の優先順位が判定されて、アクセス競合に起因するデ
ットロックが回避され、常に正しい処理の優先順位に従
った複数のデータパケット群によるデータフロープログ
ラムが実行される。
【0033】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。
【0034】図1(a)および(b)は、本発明の一実
施例による世代番号の比較方法と、従来の世代番号の比
較方法とを対比して示す図である。
【0035】図2は、本発明の一実施例による動的デー
タ駆動型情報処理装置を含むシステムの概略構成図であ
る。
【0036】図3は、本発明の一実施例による動的デー
タ駆動型情報処理装置のブロック構成図である。
【0037】図4(a)ないし(c)は、本発明の一実
施例による対データ検出部のブロック構成と供給される
クロック信号とを示す図である。
【0038】図5は、本発明の一実施例によるスイッチ
制御部の動作を表形式にして示す図である。
【0039】図6は、本発明の一実施例による比較器の
ブロック構成図である。図7は、本発明の一実施例によ
るパケット消去部のブロック構成図である。
【0040】図2において、動的データ駆動型情報処理
装置2はホストコンピュータまたはパケット生成器1に
通信接続される。ホストコンピュータまたはパケット生
成器1は、同一世代番号データCDが格納された複数の
データパケットPDからなるパケット群を複数出力す
る。また、データ処理の必要がなくなった世代番号のパ
ケット群を消去するために、消去パケットの世代番号設
定パケットEPAを出力する。
【0041】上述のように、装置2に供給されるデータ
パケットは、ホストコンピュータまたはパケット生成器
1において作られる。ホストコンピュータまたはパケッ
ト生成器1は、世代番号の再利用を図ることができるよ
うに、再利用される世代番号が付されたパケット群を供
給する直前に再利用される世代番号を持つパケットを
(もし、処理が終了していなくても)装置2内部で予め
消滅させるために、再利用される世代番号が設定された
パケットEPAを生成して装置2に供給する。
【0042】消去パケットの世代番号設定パケットEP
Aは、図9に示されたデータパケットPDと同じフィー
ルド構成を有し、特に、2オペランドフラグ106はリ
セットされ、命令フィールドF4には消去世代番号設定
命令が格納され、フィールドF3には消去の対象となる
世代番号が設定される。
【0043】なお、この実施例におけるデータパケット
PDのフィールド構成は図9に示されたものと同じであ
るので、その詳細な説明は省略する。
【0044】図3において、動的データ駆動型情報処理
装置2は、合流部10、プログラム記憶部11、対デー
タ検出部12、パケット消去部13、演算処理部14、
分岐部15およびデータバッファ16を含む。対データ
検出部12およびパケット消去部13を除く各部は、前
述した従来のそれらと同様なので、これらに関する詳細
な説明は省略する。
【0045】図4(a)には、図3に示された対データ
検出部12のブロック構成が示される。図4(a)にお
いて、対データ検出部12はラッチ回路21、22およ
び50、比較器100、スイッチ200および300、
スイッチ制御部400およびデータパケットを待合わせ
して対データ検出するためのメモリ600を含む。
【0046】図4(b)および(c)には、図4(a)
の各部に供給されるクロック信号CKおよびNCKのタ
イミングチャートが示される。図4(b)のクロック信
号CKは、ラッチ回路21および22、ならびにメモリ
600に供給される。図4(c)のクロック信号NCK
は、クロック信号CKよりも半周期ずれた信号であり、
ラッチ回路50およびメモリ600に供給される。メモ
リ600は、クロック信号CKに同期してメモリ読出し
を行ない、クロック信号NCKに同期してメモリ書込を
行なう。
【0047】なお、クロック信号CKおよびNCKは、
対データ検出部12内部で発振される。
【0048】メモリ600は、前述した図10に示され
るような構成を有し、クロック信号CKに同期して与え
られるアドレス(ハッシュアドレス)ADに基づく指定
アドレスから世代番号データCDを含む読出データRD
を読出し、その後クロック信号NCKに同期して読出ア
ドレスと同じアドレスADに基づく指定アドレスに、v
alidフラグ105および、世代番号データCDを含
む書込データWDを書込む。
【0049】ラッチ回路21は対データ検出部12の外
部から与えられるデータパケット(パケットPDまたは
EPA)をクロック信号CKに同期して取込み、これを
出力段に導出する。ラッチ回路22は、メモリ600か
ら与えられる読出データRDをクロック信号CKに同期
して取込み、これを出力段に導出する。ラッチ回路21
および22の出力値は、次のクロック信号CKが与えら
れるまで保持される。
【0050】比較器100は、ラッチ回路21が出力す
る入力データパケットの世代番号データ101とラッチ
回路22が出力する読出データRD中の世代番号データ
102とを入力し、応じてデータ101および102の
大小を比較して世代番号データが一致する(発火する)
か、一致しない(未発火する)かを判定する。一致する
場合は、ZERO信号104を1ビットのデジタル信号
にして導出し、一致しない場合は、読出データRDおよ
び入力データパケットのどちらを待合わせ領域であるメ
モリ600のアドレスADによる待合わせ空間に書込む
べきかを示す信号であるMSB信号103を1ビットの
デジタル信号にして出力する。したがって、比較器10
0の出力線は少なくとも2ビット幅を有する。
【0051】スイッチ制御部400は、ラッチ回路21
を介して入力されたデータパケットPDの2オペランド
フラグ106、ラッチ回路22を介して入力された読出
データRD中のvalidフラグ105、MSB信号1
03およびZERO信号104を入力し、応じて信号処
理してスイッチ切換信号SW1およびSW2をそれぞれ
出力する。スイッチ制御部400の入力信号と出力信号
の関係は後述する図5に表形式にして示される。
【0052】スイッチ200は、スイッチ制御部400
から与えられるスイッチ切換信号SW1に応答して、ラ
ッチ回路21を介して与えられる入力データパケットの
データおよびラッチ回路22を介して与えられる読出デ
ータRDをそのまま、または相互に入替して導出する。
【0053】スイッチ300は、スイッチ制御部400
から与えられるスイッチ切換信号SW2に応答して、ス
イッチ200を介して与えられるデータおよびデータが
ない(データが空である)ことを示すNULLデータを
そのまま、または相互に入替して導出する。
【0054】ラッチ回路50は、与えられるデータを、
信号NCKに同期して導出する。詳細には、スイッチ2
00を介して与えられるデータおよびスイッチ300を
介して与えるデータを1つのデータパケットにして出力
するか、もしくはラッチ回路21を介して与えられる入
力データパケットまたはラッチ回路22を介して与えら
れる読出データRDを導出する。
【0055】比較器100は図6に示されるように減算
器110とNOR(否定和)ゲート111を含む。減算
器110はmビットの世代番号データ101および10
2を入力し、符号なし整数とみなして引算を行なって、
引算結果をmビットの信号として導出する。mビットの
減算結果のうち、最上位ビットはMSB信号103とし
てスイッチ制御部400に出力される。MSB信号10
3がレベル1のときは、世代番号データ101が、レベ
ル0のときは世代番号データ102がそれぞれ優先度が
高いことを示す。
【0056】また、mビットの減算結果はNORゲート
111においてNOR演算されて、mビットのすべてが
レベル0であるとき、初めてその出力であるZERO信
号104がレベル1に設定されて出力される。したがっ
て、ZERO信号104がレベル1のときは、MSB信
号103の値に関係なく世代番号データ101と102
は等しいことが検出される。
【0057】従来の世代番号の単なる大小比較と、図6
の比較器100による世代番号の大小比較の違いが図1
に示される。
【0058】図1(a)および(b)には、世代番号デ
ータCDを2進数4桁で表わし、データ群の処理すべき
順に世代番号を0(0000)、1(0001)、2
(0010)、…、14(1110)、15(111
1)、0、1,2、…と付けて入力し、最後の番号15
の次は、再度0から番号を付けてリング状の関係を有す
るものとする。
【0059】図1(a)において世代番号データCDが
0001であるデータ群に着目して、比較器100によ
ればどの世代番号データCDが優先度が高いのか、また
は低いのかが示される。従来の比較方法では、図1
(b)に示されるように、世代番号データCDが000
1より処理の優先度が高い世代番号データCDは(00
00)だけである。本実施例の比較器100によれば、
世代番号データCDが(0001)より前に入力された
世代番号データCD(0000〜1001)である8世
代の優先度が高くなっている。比較器100によれば、
どの世代番号に着目しても、この優先度の順位は変わり
ないので、繰り返し使用される世代番号の前後関係が図
1(a)に示されるように連続的なものとして扱うこと
が可能となる。
【0060】図3に戻って、パケット消去部13は、処
理を継続する必要のなくなった世代番号を有するデータ
パケットPDを該装置2内部で消去するように、図7の
ように構成される。パケット消去部13は、対データ検
出部12の出力段にその入力段が接続される分岐部40
0、ラッチ回路61および62、比較器500およびデ
ータ消去部63を含む。
【0061】分岐部400は、与えられるデータパケッ
トPDまたはEPAを入力し、応じてその命令フィール
ドF4に格納された演算命令OPをデコードし、そのデ
コード値に基づき、入力データパケットをラッチ回路6
1および62のいずれか一方に選択的に分岐させる。
【0062】分岐部400は、データパケットEPAを
入力すると、このデータパケットEPAをラッチ回路6
2に与え、データパケットPDを入力すると、このデー
タパケットPDをラッチ回路61に与える。
【0063】ラッチ回路62は、与えられるデータパケ
ットEPAを取込み、そこに格納された世代番号データ
CDを比較器500に導出する。ラッチ回路62の出力
値は、別のデータパケットEPAが取込まれるまで保持
される。ラッチ回路61は、与えられるデータパケット
PDを取込み、そこに格納された世代番号データCDを
比較器500に導出するとともに、入力データパケット
PDをデータ消去部63に導出する。
【0064】比較器500は、前述した比較器100と
同様に図1(a)のリング状の関係に従う動作を行な
う。比較器500は、与えられる2つの世代番号データ
CDを比較し、ラッチ回路62から出力される世代番号
データCDが、ラッチ回路61から出力される世代番号
データCDよりも優先度が高いときのみ、クリア信号C
Lをアクティブにしてデータ消去部63に導出する。デ
ータ消去部63はクリア信号CLがアクティブにして与
えられることに応答して、入力データパケットPDを消
去する(出力しない)。
【0065】したがって、動的データ駆動型情報処理装
置2に入力されるデータパケットPDのうち、直前に入
力されたデータパケットEPAにより指定される消去の
対象となる世代番号データCDよりも優先度が低いデー
タパケットPDは、このパケット消去部13において消
去される。たとえば、ラッチ回路62に消去すべき世代
番号データCDが(0001)にして設定された場合、
図1(a)を参照すれば世代番号データCDが(001
0)〜(1000)であるものはすべて該装置2内部に
おいて消去される。したがって、消去されたデータパケ
ットPDが有する世代番号データCDの再利用が可能と
なる。
【0066】次に、対データ検出部12の検出動作を含
む動的データ駆動型情報処理装置2の動作について図5
に示されるスイッチ制御部400の制御状態に基づいて
説明する。
【0067】図5に示されるようにスイッチ制御部40
0は、与えられる入力信号の各レベルに応答して制御状
態〜をとる。
【0068】制御状態の対データ検出部12に与えら
れる入力データパケットPDが1オペランド命令のパケ
ット(オペランドデータを1つしか必要としない演算命
令OPを格納したパケット)であるとき、入力データパ
ケットについての対データ検出は不要であるので、スイ
ッチ制御部400はリセットされた2オペランドフラグ
106に基づいて、入力データパケットをそのまま導出
するように、N−SW(データ交換なし)レベルを設定
したスイッチ切換信号SW1およびSW(データ交換有
り)レベルを設定したスイッチ切換信号SW2を出力す
る。スイッチ200は、与えられる信号SW1に応答し
て切換動作せず、一方、スイッチ300は与えられる信
号SW1に応答して切換動作するので、入力データパケ
ットのデータ2フィールドF6にはNULLデータが格
納されて対データ検出部12から出力される。
【0069】上述の制御状態において入力されるデー
タパケットが消去パケットの世代番号設定パケットEP
Aであるとき、入力データパケットEPAが対データ検
出部12からパケット消去部13に導出されたとき、パ
ケット消去部13においてパケットEPAに設定された
世代番号データに基づく前述のパケット消去動作が行な
われる。
【0070】制御状態の2オペランドフラグ106が
セットされ、かつ入力データパケットによる指定アドレ
スADの待合わせ領域が空であるとき、スイッチ制御部
400は、validフラグ105がリセットされてい
ることに応答して、スイッチ切換信号SW1およびSW
2にSWレベルを設定して導出する。スイッチ200お
よび300は、信号SW1およびSW2の入力に応答し
て、入力データの交換を行ない、出力側に導出する。し
たがって、入力データパケットPDはメモリ600のア
ドレスADによる指定アドレス空間に書込みデータWD
にして書込まれ、同時に該指定アドレスのvalidフ
ラグ105がセットされる。これにより、入力データパ
ケットPDはメモリ600において対データの入力を待
合わせる。
【0071】制御状態の入力データパケットPDの2
オペランドフラグおよびvalidフラグ105がセッ
トされており、かつ比較器100の出力結果であるZE
RO信号104がレベル1で与えられるとき、スイッチ
制御部400は比較器100において発火検出されたこ
とに応答して、スイッチ切換信号SW1およびSW2に
N−SWレベルを設定して出力する。スイッチ200お
よび300は与えられる切換信号SW1およびSW2の
それぞれに応答して、与えられるデータをそのまま出力
する。したがって、対データ検出部12からは、データ
2フィールドF6にメモリ600から読出されたデータ
RDがオペランドデータにしてストアされた入力データ
パケットPDが出力されて、次のパケット消去部13に
与えられる。
【0072】パケット消去部13において、入力データ
パケットPDが直前に入力された消去パケットの世代番
号設定パケットEPAによる消去対象の世代番号データ
CDよりも優先度の低い世代番号データCDを格納して
いると検出されれば、入力データパケットPDはここで
消去される。一方、入力データパケットPDがパケット
消去部13において消去されなければ、次の演算処理部
14において入力データパケットPDに格納された演算
命令OPに基づくオペランドデータD1またはD2に対
する演算処理が実行される。演算処理部14で得られた
演算結果は入力データパケットのフィールドF5に格納
されて次の分岐部15に与えられる。分岐部15は入力
データパケットPDを、その行先情報(ノード番号デー
タnodeまたは世代番号データCD)に基づいて該装
置2外部およびデータバッファ16のいずれか一方に選
択的に導出する。
【0073】データバッファ16に与えられた入力デー
タパケットは、合流部10を介して再びプログラム記憶
部11に与えられ、プログラム記憶部11にストアされ
たデータフロープログラムに従う次の演算処理が実行さ
れる。
【0074】制御状態の入力データパケットPDの2
オペランドフラグ106およびvalidフラグ105
がセットされ、比較器100の出力結果であるZERO
信号104およびMSB信号103がレベル0で与えら
れるとき、スイッチ制御部400は未発火であり、かつ
メモリ600からの読出データRDが入力データパケッ
トPDよりも処理の優先度が高いことに応答して、スイ
ッチ切換信号SW1にN−SWレベルを、スイッチ切換
信号SW2にSWレベルを設定して出力する。スイッチ
200は、信号SW1の入力に応答して、入力データパ
ケットPDをラッチ回路50に導出し、スイッチ300
は信号SW2の入力に応答して、読出データRDを書込
みデータWDにしてメモリ600に導出する。したがっ
て、指定アドレスADにストアされていたデータの優先
度が入力データパケットPDよりも高いとき、メモリ6
00にストアされていたデータは、継続してメモリ60
0にストアされ、優先的に対データの入力を待つことが
できる。また、優先度の低い入力データパケットPD
は、未発火フラグ107がセットされて、次のパケット
消去部13に出力される。
【0075】パケット消去部13において、入力データ
パケットPDが直前に入力された消去パケットの世代番
号設定パケットEPAによる消去対象の世代番号データ
CDよりも優先度の低い世代番号データCDを格納して
いると検出されれば、入力データパケットPDはここで
消去される。一方、入力データパケットPDは、パケッ
ト消去部13において消去されなければ、次の演算処理
部14に与えられる。
【0076】未発火フラグ107がセットされた入力デ
ータパケットPDについては、演算処理部14以降の各
部において何ら処理が行なわれず、再び対データ検出部
12に入力される。このとき、アドレスADにより指定
されるメモリ600の待合わせ領域が空であれば、そこ
に書込まれて対データの入力を待合わせることができ
る。または、アドレスADにより指定される待合わせ領
域にストアされていたデータの優先度が低ければ、入力
データパケットPDはその待合わせ領域に書込まれて対
データの入力を待合わせることができる。逆に、メモリ
600における待合わせ領域が空かなければ、再びパケ
ット消去部13以降の処理部に出力されて、合流部10
〜データバッファ16を含むリングを巡回し続けること
になる。あるいは、メモリ600における待合わせ領域
に優先度が同じもの(CDが等しい)が入っていれば発
火する。
【0077】制御状態の入力データパケットPDの2
オペランドフラグ106およびvalidフラグ105
がセットされ、比較器100の比較結果であるZERO
信号104がレベル0、およびMSB信号103がレベ
ル1で与えられるとき、スイッチ制御部400は未発火
であり、かつ入力データパケットPDがアドレスADに
より指定されるメモリ600の領域にストアされていた
読出データRDよりも処理が優先であることに応答し
て、スイッチ切換信号SW1およびSW2にレベルSW
を設定し出力する。スイッチ200および300は信号
SW1およびSW2のそれぞれの入力に応答して、入力
データを交換して出力する。したがって、メモリ600
からの読出データRDはラッチ回路50に導出され、入
力データパケットPDは書込データWDにしてメモリ6
00のアドレスADによる指定アドレス空間にストアさ
れる。これにより、メモリ600の指定アドレスADに
ストアされていた読出データRDの優先度が入力データ
パケットPDのそれよりも低いとき、読出データRDは
未発火フラグ107がセットされて対データ検出部12
から出力される。入力データパケットPDは、メモリ6
00のアドレスADによる指定アドレス空間に書込デー
タWDにして書込まれ優先的に対データの入力を待合わ
せることができる。
【0078】対データ検出部12から出力された読出デ
ータRDを含むデータパケットPDはパケット消去部1
3に与えられ、入力データパケットPDが直前に入力さ
れた消去パケットの世代番号設定パケットEPAによる
消去対象の世代番号データCDよりも優先度の低い世代
番号データCDを格納していると検出されれば、入力デ
ータパケットPDはここで消去される。一方、データパ
ケットPDがパケット消去部13において消去されなけ
れば、次の演算処理部14に与えられる。
【0079】パケット消去部13から与えられたデータ
パケットは未発火フラグ107がセットされているの
で、以降の処理部におていは処理されず、再び対データ
検出部12に入力される。このとき、アドレスADによ
る指定アドレス空間にストアされている読出データRD
の処理の優先度が低ければ、あるいはアドレスADによ
る指定アドレス空間が空であれば、そこに書込まれて優
先的に対データの入力を待合わせることができる。逆
に、アドレスADによる指定アドレス空間にストアされ
ていた読出しデータRDの優先度が高ければ、再び未発
火フラグ107がセットされた状態で対データ検出部1
2から出力され、合流部10〜データバッファ16を含
むリングを巡回し続ける。
【0080】以上のように、対データ検出部12におけ
る比較器100は世代番号の比較を、単なる数字の大小
比較ではなく、注目する世代番号(たとえば、入力デー
タパケットPDに格納された世代番号データCD)とメ
モリ600にストアされていた読出データRDに含まれ
る世代番号を図1(a)に示されるようなリング状に連
続した前後関係で比較し、その比較結果によって優先順
位、すなわちメモリ600に格納されて対データの入力
を待合わせることのできる順位を決定することで、先に
処理すべきデータパケットPDが優先的に処理される
(待合わせ領域を優先的に支える)保証を確立してい
る。これにより、先に発火しなくてはいけないデータ
が、メモリ600の待合わせ領域を使えないために処理
が進まず、デッドロックが発生することを回避できる。
【0081】世代番号の再利用としてはたとえば、テレ
ビジョンの映像信号を本実施例における動的データ駆動
型情報処理装置2でデータ処理する場合がある。映像信
号による1/60秒ごとに変化する絵を構成するデータ
を1つのデータ群とし、異なる絵には異なる世代番号を
付けるものとすれば、映像信号は絶え間なく送信される
ので、世代番号は送信順に順次更新される必要がある。
また、このような性質のデータ群は、何らかの電波障害
で入力データが全て揃わないなど何らかの理由で、ある
世代番号の絵が完成していなかったとしても、1/60
秒ごとに画面を更新し、絵を映し出すためには処理を途
中で打切らなければならない。このように、処理が打切
られたデータ群に割当てられていた世代番号を消去し、
次に入力されるデータ群に順次再割当てすることができ
れば、世代番号の再利用が図れる。これは本実施例にお
ける対データ検出部12と、対データ検出部12の世代
番号の比較方法を有したパケット消去部13を組合わせ
れば容易に実現可能となる。なお、メモリ600をアク
セスするためのハッシュアドレスは世代番号CDおよび
ノード番号nodeによるハッシュアドレス値から決定
してもよい。
【0082】
【発明の効果】以上のようにこの発明によれば、複数の
データ群を処理するときに、データ群の処理順序に従っ
たデータ処理の優先度を常に保証して正常な処理動作を
行なうことができる。また、不要になった処理途中のデ
ータ群を消去して、消去されたデータ群に割当てられて
いた世代番号を繰り返し使用することができる。さら
に、世代番号を繰り返し使用できることから、データパ
ケット中の世代番号を格納するための領域を小さくでき
るので、その分データパケットのデータ長を短くして、
パケット伝送路の幅を縮小することもできる。
【図面の簡単な説明】
【図1】(a)および(b)は、本発明の一実施例によ
る世代番号の比較方法と、従来の世代番号の比較方法と
を対比して示す図である。
【図2】本発明の一実施例による動的データ駆動型情報
処理装置を含むシステムの概略構成図である。
【図3】本発明の一実施例による動的データ駆動型情報
処理装置のブロック構成図である。
【図4】(a)ないし(c)は、本発明の一実施例によ
る対データ検出部のブロック構成と供給されるクロック
信号を示す図である。
【図5】本発明の一実施例によるスイッチ制御部の動作
を表形式にして示す図である。
【図6】本発明の一実施例による比較器のブロック構成
図である。
【図7】本発明の一実施例によるパケット消去部のブロ
ック構成図である。
【図8】従来のデータ駆動型情報処理装置の一例を示す
ブロック構成図である。
【図9】従来および本発明の一実施例に適用されるデー
タパケットのフィールド構成を示す図である。
【図10】従来および本発明の一実施例に適用される対
データ検出部におけるメモリの構成を示す図である。
【図11】(a)および(b)は動的データ駆動型情報
処理装置の処理動作を説明するための図である。
【符号の説明】
2 動的データ駆動型情報処理装置 12 対データ検出部 13 パケット消去部 100 比較器 200および300 スイッチ 400 スイッチ制御部 600 メモリ PD データパケット EPA 消去パケットの世代番号設定パケット CD 世代番号データ 103 MSB信号 104 ZERO信号 105 validフラグ 107 未発火フラグ なお、各図中、同一符号は、同一または相当部分を示
す。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 個々を識別するための世代番号が予め割
    当てられた複数のデータパケット群を同時に存在させ
    て、並列に処理をするデータ駆動型情報処理装置であっ
    て、 複数の行先情報および複数の命令情報からなるデータフ
    ロープログラムを記憶し、前記世代番号を格納した世代
    番号フィールド、行先フィールド、命令フィールド、第
    1のデータフィールドおよび第2のデータフィールドか
    らなる前記データパケットを入力し、そのデータパケッ
    トの行先フィールドの内容に基づくアドレス指定を行な
    うことによって、前記データフロープログラムの次位の
    行先情報および次位の命令情報を読出し、それらの各情
    報を前記データパケットの行先フィールドおよび命令フ
    ィールドにそれぞれ格納して出力するプログラム記憶手
    段と、 前記プログラム記憶手段から出力されるデータパケット
    の前記世代番号または前記次位の行先情報に対してハッ
    シュ演算を施して得られる値がその物理的アドレスに対
    応するアドレス空間を有するマチッチングメモリと、 入力データパケットの前記世代番号および前記次位の行
    先情報と、当該入力データパケットから得られる前記物
    理的アドレスが示す前記マッチングメモリの内容とを比
    較し、その比較結果に応じて、データ対を生成し出力す
    るか、当該入力データパケットを当該物理的アドレスが
    示すマッチングメモリに書込むか、当該入力データパケ
    ットをそのまま出力するか、あるいは、当該入力データ
    パケットの内容と当該物理的アドレスが示すマッチング
    メモリの内容とを交換するかのいずれかの処理を行なう
    データ対生成手段と、 前記データ対生成手段から出力されるデータパケットの
    命令情報を解読し、前記データ対に含まれる2つのオペ
    ランドデータに対して所定の演算処理を施し、その結果
    を入力データパケットのデータフィールドに格納して前
    記プログラム記憶手段に出力する演算処理手段とを備
    え、 前記世代番号はリング状に連続し、かつ前記複数データ
    パケット群のそれぞれにその処理の優先順位に従って予
    め割当てられる番号であり、 前記データ対生成手段において、前記世代番号または前
    記行先情報が異なっている入力データパケットと前記マ
    ッチングメモリ内に格納されていデータパケットとが、
    同一の前記物理的アドレスを有するためにアクセス競合
    を起こした場合、アクセス競合した両データパケットの
    世代番号同士を前記リング状の前後関係で比較し、その
    比較結果に従って、データ対生成処理の優先順位を決定
    することを特徴とする、データ駆動型情報処理装置。
  2. 【請求項2】 前記データフロープログラムを実行中の
    複数のデータパケット群のうち、処理を継続する必要の
    なくなったパケット群を特定するための世代番号を設定
    する手段と、 前記プログラム実行中のデータパケットを入力し、応じ
    て前記設定手段により設定された世代番号と、該入力デ
    ータパケットの世代番号とを比較する比較手段と、 前記比較手段の比較結果に従って、該入力データパケッ
    トを消去するパケット消去手段とをさらに備えた、請求
    項1に記載のデータ駆動型情報処理装置。
JP00159592A 1992-01-08 1992-01-08 データ駆動型情報処理装置 Expired - Fee Related JP3312039B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP00159592A JP3312039B2 (ja) 1992-01-08 1992-01-08 データ駆動型情報処理装置
US07/999,360 US5404539A (en) 1992-01-08 1992-12-31 Data driven information processor with ring comparing comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00159592A JP3312039B2 (ja) 1992-01-08 1992-01-08 データ駆動型情報処理装置

Publications (2)

Publication Number Publication Date
JPH05189586A true JPH05189586A (ja) 1993-07-30
JP3312039B2 JP3312039B2 (ja) 2002-08-05

Family

ID=11505861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00159592A Expired - Fee Related JP3312039B2 (ja) 1992-01-08 1992-01-08 データ駆動型情報処理装置

Country Status (2)

Country Link
US (1) US5404539A (ja)
JP (1) JP3312039B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2905640B2 (ja) * 1992-03-30 1999-06-14 シャープ株式会社 メモリインタフェイス装置
US5696920A (en) * 1992-09-07 1997-12-09 Sharp Kabushiki Kaisha Stand-alone data driven type information processor
US5586281A (en) * 1992-10-27 1996-12-17 Sharp Kabushiki Kaisha Data driven type information processing apparatus
JP3285430B2 (ja) * 1993-09-02 2002-05-27 シャープ株式会社 データ駆動型情報処理装置
JP3706397B2 (ja) * 1994-06-06 2005-10-12 シャープ株式会社 データ駆動型情報処理装置
JP3689143B2 (ja) * 1995-03-31 2005-08-31 シャープ株式会社 データ駆動型情報処理装置
JP3577134B2 (ja) * 1995-05-29 2004-10-13 シャープ株式会社 データ処理装置
JP3677315B2 (ja) * 1995-06-01 2005-07-27 シャープ株式会社 データ駆動型情報処理装置
JP3618419B2 (ja) * 1995-09-20 2005-02-09 シャープ株式会社 データ駆動型情報処理装置
JP3488812B2 (ja) 1997-08-28 2004-01-19 シャープ株式会社 データ伝送路
JP2000013713A (ja) 1998-06-19 2000-01-14 Sharp Corp 映像信号処理装置およびそれを用いたテレビジョン受信装置
JP3765931B2 (ja) * 1998-10-15 2006-04-12 富士通株式会社 バッファ制御方法及びバッファ制御装置
US6425021B1 (en) * 1998-11-16 2002-07-23 Lsi Logic Corporation System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts
JP3853098B2 (ja) 1999-01-18 2006-12-06 シャープ株式会社 データ駆動型情報処理システム
JP3796390B2 (ja) * 2000-04-27 2006-07-12 シャープ株式会社 データ駆動型情報処理装置
JP4173654B2 (ja) * 2001-08-30 2008-10-29 シャープ株式会社 データ駆動型情報処理装置
GB0320141D0 (en) * 2003-08-28 2003-10-01 Ibm Data storage systems
GB0320142D0 (en) * 2003-08-28 2003-10-01 Ibm Data storage systems
US7493606B2 (en) * 2004-08-03 2009-02-17 Université du Québec à Chicoutimi (UQAC) Method for compiling and executing a parallel program
JP2006221226A (ja) * 2005-02-08 2006-08-24 Sharp Corp データ駆動型情報処理装置およびその制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63220328A (ja) * 1987-03-10 1988-09-13 Mitsubishi Electric Corp 連想記憶装置及びデ−タ駆動形計算機
JPS63271536A (ja) * 1987-04-30 1988-11-09 Hitachi Ltd デ−タフロ−計算機のト−クン消去方法
JPS6428734A (en) * 1987-07-24 1989-01-31 Hitachi Ltd Token erasure system
JPH0383186A (ja) * 1989-08-28 1991-04-09 Mitsubishi Electric Corp データ駆動形プロセッサ
JPH0383185A (ja) * 1989-08-28 1991-04-09 Mitsubishi Electric Corp データ駆動形プロセッサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130885A (en) * 1976-08-19 1978-12-19 Massachusetts Institute Of Technology Packet memory system for processing many independent memory transactions concurrently
JPS63129425A (ja) * 1986-11-19 1988-06-01 Mitsubishi Electric Corp デ−タ処理装置
US5117489A (en) * 1987-04-22 1992-05-26 Mitsubishi Denki Kabushiki Kaisha Data-driven processor having an internal tag-generating system for generating a distinct tagged information and assembling with un-tagged information of an input/output data packet
US5113339A (en) * 1987-10-20 1992-05-12 Sharp Kabushiki Kaisha Data processor for detecting identical data simultaneously coexisting in a plurality of data sections of data transmission paths
JPH0646414B2 (ja) * 1987-10-20 1994-06-15 シャープ株式会社 情報処理装置
US5117499A (en) * 1988-01-22 1992-05-26 Sharp Kabushiki Kaisha Data flow type processing apparatus having external and cache memories for fetching paired executing instruction when mishit occurs
JPH06101044B2 (ja) * 1988-01-23 1994-12-12 シャープ株式会社 デッドロック回避実行制御方式
US5257392A (en) * 1988-01-29 1993-10-26 Sharp Kabushiki Kaisha System for loading and dumping data in a data flow processor based on paired program data and data to be processed
JP2632074B2 (ja) * 1990-07-11 1997-07-16 シャープ株式会社 データフロー型情報処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63220328A (ja) * 1987-03-10 1988-09-13 Mitsubishi Electric Corp 連想記憶装置及びデ−タ駆動形計算機
JPS63271536A (ja) * 1987-04-30 1988-11-09 Hitachi Ltd デ−タフロ−計算機のト−クン消去方法
JPS6428734A (en) * 1987-07-24 1989-01-31 Hitachi Ltd Token erasure system
JPH0383186A (ja) * 1989-08-28 1991-04-09 Mitsubishi Electric Corp データ駆動形プロセッサ
JPH0383185A (ja) * 1989-08-28 1991-04-09 Mitsubishi Electric Corp データ駆動形プロセッサ

Also Published As

Publication number Publication date
JP3312039B2 (ja) 2002-08-05
US5404539A (en) 1995-04-04

Similar Documents

Publication Publication Date Title
JP3312039B2 (ja) データ駆動型情報処理装置
US4839856A (en) Memory access control circuit
EP0449661B1 (en) Computer for Simultaneously executing plural instructions
KR19980063551A (ko) 신호 처리 장치 및 소프트웨어
US5542079A (en) Data driven processor for reading data from storage to apply prescribed operation in response to operation updating instruction and updating the contents of the storage
US7797700B2 (en) Method of executing concurrent tasks by a subsystem managed by a central processor
US5408674A (en) System for checking the validity of two byte operation code by mapping two byte operation codes into control memory in order to reduce memory size
US5542080A (en) Method for controlling execution of data driven type information processor
US4574347A (en) Data processing apparatus for performing high-speed arithmetic operations
JP2812292B2 (ja) 画像処理装置
US6820191B2 (en) Apparatus and method for executing an instruction with a register bit mask for transferring data between a plurality of registers and memory inside a processor
JP3096382B2 (ja) Dma回路
JPH06348869A (ja) 情報処理装置
JPS63197251A (ja) 情報処理装置
JPH1040165A (ja) データ読み出し方法およびリードバッファ
JP2557043B2 (ja) ビツトパタ−ン検出装置
JPH0478942A (ja) メモリアクセス回路
JPH0713758A (ja) 命令デコード方法
JP2547329B2 (ja) ロツクデータ設定装置
JPH0644389A (ja) データ駆動型情報処理装置
RU2024050C1 (ru) Адаптер канал - канал
JPH0383186A (ja) データ駆動形プロセッサ
KR100395311B1 (ko) 프로세스 제어 방법
JPH02188856A (ja) メモリアクセス回路
JP2748404B2 (ja) 2項データメモリ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080524

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees