JPS6356951A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体基板
上に溝を有する半導体装Ｗの製造方法に関する。本発明
は各種の半導体装置のＩＭ造のために用いることができ
、例えばトレンチ（溝型）キャパシタの製造方法として
利用することができる。

〔発明の概要〕

本発明は、内表面に不純物が拡散された溝を半４体基板
上に有する半導体装置の製造方法において、少なくとも
咳溝上部の角部と該溝内部を覆って不純物を含有したシ
リケートガラス層を形成する工程と、半導体基板を酸化
性雰囲気中で熱処理する工程とを具備させることによっ
て、半導体基板表面を低融点ガラスを堆積させた状態で
酸化させ、低温での溝コーナ一部の丸め効果を確保でき
るようにしたものである。

〔従来の技術〕

半導体基もヲ上に溝を有して成る半導体装置の一例とし
て、トレンチキャバノタがある。特に高メガビソトＤＲ
Ａ？Ｉには、従来のプレーナ型メモリーセルに代わり、
溝を設けてこの溝にＭ７１体として絶縁膜を形成すると
いう３次元的発想に基づいたトレンチキャパシタが用い
られるようになっている。

しかし半導体基板に溝を設けると、溝の開口部及び溝の
底部のコーナ一部が角部となり、角部のまま誘電体を形
成すると誘電体の耐圧が低下するおそれがある。即ち、
溝を設ける場合、プレーナ（平面）のキャパシタの場合
にはなかったコーナ一部での誘電体耐圧の向上の問題が
技術上の大きなネックとなっているわけである。この為
一般的には、ラウンド・オキシデーション（Ｒｏｕｎｃ
ｌ　　Ｏχ。

丸め酸化）と称する５００人ないしはそれ以下の程変の
膜厚での酸化が行われる。

このような従来例について、第３図を参照して説明する
と次の通りである。まず第３図（ａ）の如く、基板１′
上の溝を形成したい部分以外に５ｉ（ｈ膜２′などを形
成し、これをマスクとしてＲＩＥにより溝３゛を形成す
る。次にマスクとしＬ　Ｓ　ｉ　Ｏ□膜２′を除去する
。次に第３図（ｂ）に示すように不純物を含有したシリ
ケートガラス層、例えばヒ素シリケートガラスＡｓ５Ｇ
層４′を形成し、不活性ガス雰囲気下で熱処理すること
などにより不純物の拡散を行う０次にＡｓ５ＧＩｉｆ　
４　’をエツチング除去し、その後第３図（Ｃ）のよう
に前記したラウンド・オキシデーションを行うのである
。これは熱酸化により行われるもので、加熱することに
より表面を酸化し、例えばＳ＋基板について言えば表面
に５ｉＯｚが形成され、これにより溝３′の開口や底部
のコーナ一部が丸められることになる。

ところが、ラウンド・オキシデーション後において、ト
レンチｌ）底部の凹部３ａは、目的通り曲率半径の増大
による丸めが行われるが、トレンチ上部の凸３ｂは、逆
に強調され、ホーン（ｌ１ｏｒｎ　）と呼ばれる鋭利な
角になってしまう（これについ１は、例えば「電子材料
４１９８６年６月号５７頁以下参照）。

即ち、基板材料であるＳｒが露出している状態で酸化を
１０００℃以下程度で行い酸化膜５′を形成すると、ト
レンチ上部の凸３ｂが第４図に示すように角状になって
、ホーン３Ｃとなる。これを防ぐには、熱酸化により形
成されるＳｉＯ□膜の粘性を下げるよう、１１００℃以
上に保てば良好な結果を得られるとされている。しかし
、ウェハープロセスにおいては熱的欠陥を防ぐ為に、プ
ロセス温度の低温化が強く望まれており、かかるプロセ
スの低温化が強力に推し進められているのであって、ラ
ウンド・オキシデーションも例外では・ない。

従って上記のような１１００℃以上に保つ技術はこの低
温化に反することになり、品質維持の点でも好ましくな
い。

〔発明が解決しようとする問題点〕

以上述べたように、半導体基板上に溝を形成して成る半
導体装置の製造方法にあっては、欠陥防止の為、溝の開
口や底部を丸める必要があるが、従来はこの為に高温プ
ロセスを要し、よって高温処理に伴う問題の発するおそ
れがあった。

本発明はこのような問題点を解決して、低温下での処理
を可能とし、しかも工程を簡明化することができる半導
体’ｒＭＷの製造方法を提供せんとするものである。

〔問題点を解決するための手段〕

本発明は上記問題点を解決する為、内表面に不純物が拡
散された溝を半導体基板上に有する半導体装置の製造方
法において、半ぶ体基板に溝を形成する工程と、少なく
とも該溝上部の角部と該溝内部を覆って不純物を含有し
たシリケートガラス層を形成する工程と、前記半導体基
板を酸化性雰囲気中で熱処理する工程と、前記シリケー
トガラス層と、前記熱処理によりシリケートガラスと半
導体基板との界面に形成された半導体酸化物とをエツチ
ング除去する工程と有する技術手段をとる。

本発明の構成について、後記詳述する本発明の一実施例
を示す第１図の例示を参照して説明すると、次のとおり
である。

本発明においては、第１図（ａ）に例示のように、第１
の工程として半導体基板ｌに、５ｉＯ１膜等のマスク層
２を用いるなどの手段により、７体３を形成する０次に
第２の工程として、少なくとも該ａ３の上部の角部３１
と該溝３の内部３２を覆って、不純物を含有したシリケ
ートガラス層４を形成する（第１図（ｂ）　）　、次に
第３の工程として、半導体基Ｆｉ１−ｔ−酸化性雰囲気
中で熱処理する（第１図（ｃ）　）　、この工程で第１
図（Ｃ）に例示のようにシリケー・トガラスＮ４と半導
体基板１との界面に半導体酸化物５が形成される。次に
第４の工程として、シリケートガラス１ｉ４と、上記熱
処理によりシリケートガラス層４と半導体基板１との界
面に形成された半導体酸化物５とをエツチング除去する
工程を行う。除去後、第１図の例示にあっては誘電体と
しての絶縁膜６などを形成するが、その状態を第１図（
ｄ）に示す。

〔作　　用〕

上記のように、本発明においては不純物含有のシリケー
トガラスＩＷ４を形成した後、半導体基板１を酸化性雰
囲気中で熱処理するので、ここで不純物の導入がなされ
ると同時に、シリケートガラス層４と半導体基板１との
界面に酸化物５を形成することができる。しかもこれは
ヒ素シリケートガラスＡｓ５Ｇ等、低融点で゛ある不純
物含有のシリケートガラスを堆積させた状態で酸化する
ので、低温での酸化及び酸化物の溶融が達成され、低温
で丸め効果を発渾させることができる。

即ち本発明においては、融点の低い不純物含有のシリケ
ートガラス層４を形成し、これが堆積されている状態で
熱酸化を行うので、これにより融点の低下がなされ、低
温での酸化物形成及び丸め効果を達成できるものである
。例えばＡｓ５Ｇを用いる場合、これは一般的にリフロ
ー膜として用いられるものであるが、上記のようにする
ことによって熱酸化膜中にＡｓ　（Ａｓ２Ｏ５の形であ
ると思われる）を含ませ、これによって融点を低下させ
ることができる。この為、１１００℃もの高温状態にし
なくても熱酸化膜の粘性を下げられ、結果的に低温プロ
セスにもかかわらず、コーナーを丸める効果を期待でき
る。また条件をｉａ化することにより、上記例示の如く
不純物の拡散（Ｎ″Ｄｉｆｆ、）をも兼ねられるように
なり、工程数を減少することができる。

不純物含有のシリケートガラスとしては、Ａｓ５Ｇのほ
か、工程に応じ、ＰＳＧ　、　ＢＳＧ　　（Ｎ”の外側
にバリヤーとしてＰ゛をつくるような場合利用できる）
　、ＢＰＳＧその他同様の作用を有するものを任意に用
いることができる。

〔実施例〕

以下本発明の一実施例について、図面を参照して説明す
る。なお当然のことではあるが、本発明は以下述べる実
施例により限定されるものではない。

第１図に示すのは、本発明を、高メガビットのＤＩ？Ａ
Ｍに用いるトレンチキャパシタの製造に適用した例であ
る。

第１図（ａ）は、半導体酸化物　（本例ではＰ型シリコ
ン基板）上に、ＳｉＯ□膜をマスクＪｉ２として、偉３
が形成された状態を断面図で示す（第１の工程）。この
第１図（ａ）の前段階で、マスクＮ２であるＳｉＯ□膜
の堆積、次いでフォトレジストを用いたＳｉＯ□膜のパ
ターン形成が行われ、このＳｉＯ□膜をマスクとしてＲ
ｒＥ加工によりン簿（トレンチ）３の形成が行われるも
のであり、更にマスク層２である５４０ｇ膜の除去が行
われる。

次に第２の工程として、第１図（ｂ）のように不純物含
有のシリケートガラス層４の形成を行うが、本実施例で
は＾ｓＳＧをＣＶＤすることにより１．二の層４を形成
した。

次に第３の工程として、０２雰囲気で熱処理して、Ａｓ
５ＧＦＩ４から基板１に不純物を拡散する。このとき、
基板１と、シリケートガラス層４との界面、つまり本例
ではＳｉ　−Ａｓ５Ｇ界面に、半導体の酸化物５である
ＳｉＯ２が形成される。本例ではこのように不純物の拡
散と、酸化物５との形成とを同工程で行えるように、条
件を設定した。この工程での加熱は、１０００℃以下で
行えるが、本例では９００℃〜９５０℃の程度とした。

本工程により、半導体基板１のＳｉ表面が数百人、例え
ば５００人程度の厚さで容易に酸化される。これと同時
に、熱酸化膜である酸化’ＩＭ５　（Ｓｉｆ□）中に、
Ａｓ　、　１１ｓ２０３が含有され、その粘性が下がる
ようになる。このための条件としては、Ｓｉ表面のＡＳ
濃度（表面−；度）が、Ａｓの何故で２　Ｘ　１０　”
ｃｍ−”乃至それ以下であることが好ましい。これ以上
であると、増速酸化が起きることがあり、酸化膜が不均
一になり易い。

この第３の工程において、Ａｓ５Ｇ層４の存在の為、形
成されるＳｉＯ□である酸化物５の融点が下がり、低温
での処理によっても充分な丸め効果が得られる。即ち、
第２図に拡大して示すように、溝３の開口の角部３１も
滑らかにラウンドした状態で形成される。’ｔｅｌ　３
の底部の角部３３が同様であるのは勿論である。このよ
うに、角部が鋭角状になっている場合き裂が生じ易く、
ここからリークが発生し、耐圧不良になるおそれがあっ
たのが、本発明を用いるとこれを防止でき、しかも低温
プロセスでこの効果が得られるのである。また本発明を
用いれば、５１０２形成（ｌｚ　Ｓ　ｉ　Ｏ□に不純物
をドープするような難しい工程は不要である。

なお本例では酸化性雰囲気として０２雰囲気で酸化を行
ったが、それ以外でも酸化を達成できる雰囲気であれば
よい。

次に第４の工程として、上記シリケートガラス層４と、
酸化物５とをエッチノブ除去する。　（除去後の状態は
図示せず）。

爾後、除去後の半導体基板ｌに、キャパシタの為のゲー
）ＳｉＯ□膜を熱酸化などによって形成する。

以下、通常のＤＲＡＭプロセスを用いて、所望の装置を
得ることができる。

上記のように、従来は、誘電体ＳｉＯ□（実施例の符号
６に対応する）の形成前に、トレンチ（溝）内壁を滑ら
かにする目的からラウンド・オキシデーションを施して
おり、しかもこのとき丸め効果を高める為に、より高温
の処理を用いざるを得なかったのに対し、上記構成では
酸化時にＡｓ５Ｇ等、一般的にリフロー膜として用いら
れているような不純物含有のシリケートガラスを堆積し
ておくことにより、熱酸化膜中にＡｓ　（＾５２０ｓ　
）を含ませ、融点の低下を行い、低温プロセスを可能な
らしめたのである。

〔発明の効果〕

上；ホの如く、本発明によれば、半導体基板上に溝を形
成して成る半導体装置の製造において、欠陥防止の為溝
の開口や底部を丸める必要がある場合もこれを低温下で
の処理により達成でき、しがもこの処理と不純物拡散の
処理とを同一工程で行うことも可能であって、工程を簡
明化することができるという効果を有する。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は、本発明の一実施例を工程順に
断面図で示すものである。第２図は同側における部分詳
細断面図である。第３図は従来例を示す。第４図は同従
来例における部分詳細断面図である。 １・−・半５体基板、２・−マスク層、３＝−溝、３１
溝上部の角部、３２−溝の内部、４−不純物を含有した
シリケートガラス層、５−半導体酸化物。 Ａ却群柿 第２図 Ａ′姉前１把 第４図

Claims (1)

1. 【特許請求の範囲】 １、内表面に不純物が拡散された溝を半導体基板上に有
   する半導体装置の製造方法において、半導体基板に溝を
   形成する工程と、 少なくとも該溝上部の角部と該溝内部を覆って不純物を
   含有したシリケートガラス層を形成する工程と、 前記半導体基板を酸化性雰囲気中で熱処理する工程と、 前記シリケートガラス層と、前記熱処理によりシリケー
   トガラス層と半導体基板との界面に形成された半導体酸
   化物とをエッチング除去する工程とを有する半導体装置
   の製造方法。