JPS6356571B2 - - Google Patents

Info

Publication number
JPS6356571B2
JPS6356571B2 JP59037862A JP3786284A JPS6356571B2 JP S6356571 B2 JPS6356571 B2 JP S6356571B2 JP 59037862 A JP59037862 A JP 59037862A JP 3786284 A JP3786284 A JP 3786284A JP S6356571 B2 JPS6356571 B2 JP S6356571B2
Authority
JP
Japan
Prior art keywords
shared memory
control device
control
power
dedicated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59037862A
Other languages
English (en)
Other versions
JPS60181960A (ja
Inventor
Keiichi Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59037862A priority Critical patent/JPS60181960A/ja
Publication of JPS60181960A publication Critical patent/JPS60181960A/ja
Publication of JPS6356571B2 publication Critical patent/JPS6356571B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は計算機システムで使用される入出力装
置を制御する制御装置に係り、特に入出力装置を
共有するように構成された制御装置間で、前記入
出力装置を制御するための制御情報を通信するた
めに設ける共有メモリの制御方式に関する。
(b) 従来技術と問題点 第1図は入出力装置を共有して制御する制御装
置の構成例を示す。制御装置1は制御装置2と入
出力装置6及び7を共有して制御する。そして電
源4は制御装置1に電源を供給し、電源5は制御
装置2に電源を供給する。共有メモリ3は制御装
置1と2によりアクセスされ、入出力装置を制御
するための制御情報を通信する。この場合一方の
制御装置が電源断となつても、他方の制御装置は
そのまま動作出来る必要がある。このため共有メ
モリ3への電源供給をどのように行うかが問題と
なる。
一つは共有メモリ3に専用に独立した電源を設
けることであるが、電源は高価であり、且つ無停
電化する必要もあり、信頼性の上からも好ましく
ない。
次に共有メモリ3の不揮発化が考えられるが、
不揮発性のメモリは高速書込みが出来ない上、書
込み/読出し用の回路の電源は必要であるという
問題がある。
(c) 発明の目的 本発明の目的は上記欠点に鑑み、比較的コスト
を上昇させることなく、共有メモリの電源供給問
題を解決する共有メモリ制御方式を提供すること
にある。
(d) 発明の構成 本発明の構成は入出力装置の制御情報を通信す
るための共有メモリを持ち、入出力装置を共有し
て制御する複数の制御装置において、該制御装置
が専用でデータの読出しが可能な共有メモリと、
該制御装置相互間で夫々の電源状態を検知しあえ
る連絡手段と、前記専用の共有メモリに各制御装
置がデータの書込みすることが可能なインタフエ
ースとを設け、前記専用の共有メモリにはその共
有メモリを専用する制御装置から電源を供給し、
前記連絡手段を介して各共有メモリの電源供給状
態を調査し、総ての共有メモリに電源が供給され
ている場合は、どの制御装置が自己専用の共有メ
モリにデータを書込む場合も、前記インタフエー
スを介して総ての共有メモリに該データを書込ん
で更新し、電源の投入されていない共有メモリが
ある場合は、該共有メモリに電源が投入されて初
期化が完了した時点で、既稼働の共有メモリの内
容を、前記初期化完了の共有メモリに複写するよ
うに制御するものである。
(e) 発明の実施例 本発明は夫々の制御装置に共有メモリを夫々所
有させ、一つの制御装置に所属する共有メモリは
その制御装置から電源を供給するようにし、この
ように多重化して具備された共有メモリへは、ど
の制御装置からも書込み/読出しが出来るインタ
フエースを設けたものである。そして制御装置間
では電源状態を検知しあえる制御線を具備し、該
制御線を介して相互に電源状態を検知し、総ての
共有メモリに電源が入つている場合、或制御装置
が共有メモリの内容を更新する時は、総ての共有
メモリの内容を同時に更新し、読出しは夫々の制
御装置が所有する共有メモリから内容の読出しを
するようにしたものである。又或制御装置の電源
投入時には、該制御装置が専用する共有メモリの
初期化完了時点で、他の制御装置が既に稼動して
いる場合、前記初期化完了を既稼動の制御装置に
通知し、この通知を受けた既稼動の制御装置が自
身の所有する共有メモリから前記電源投入した制
御装置の所有する共有メモリに記憶内容の複写を
行わせるように制御するか、又は電源投入した制
御装置が自己所有の共有メモリの初期化完了時点
で既稼働の制御装置のあることを検知して、既稼
働の制御装置の共有メモリの内容を複写するよう
に制御するものである。
第2図は本発明の一実施例を示す回路のブロツ
ク図で、第3図は第2図の動作を説明する図であ
る。電源10は制御装置11と共有メモリ14に
電源を供給する。又電源13は制御装置12と共
有メモリ15に電源を供給する。制御装置11は
制御線16で制御装置12に電源状態を通知し、
制御装置12は制御線17で制御装置11に電源
状態を通知する。又制御装置11は共有メモリ1
4を所有してデータの書込み/読出しを行うが、
書込みを行う時制御線17により制御装置12の
状態を調べ、電源が投入されておれば共有メモリ
15も書込みを行い、データの更新を行う。制御
装置12も同様に共有メモリ15を所有し、デー
タの書込み/読出しを行うが、書込み時には制御
線16により制御装置11の状態を調べ、電源が
投入されておれば共有メモリ14の書込みも行つ
てデータの更新を行う。従つて共有メモリ14と
15の内容は常に同一であるため、入出力装置を
制御する上で不都合はない。
今例えば制御装置12側の電源が投入されてい
ない時、第3図に示す如く、電源10がスイツチ
オンされ、制御装置11と共有メモリ14が先に
電源を供給されて動作開始したとする。共有メモ
リ14は(a)で示す時間で初期化され(b)で示す時間
はデータの更新/読出しが行われる。制御線16
は共有メモリ14は初期化完了により、電源投入
中であることを表示する。制御装置11は共有メ
モリ14の書込みを行つてデータの更新をする時
に制御線17の状態から共有メモリ15の書込み
が可能かどうか調べる。電源投入中が表示されて
いない場合、即ちAで示す範囲は共有メモリ14
のみ更新する。
ここで電源13がスイツチオンされ、制御装置
12と共有メモリ15が動作開始すると、まず共
有メモリ15は(c)で示す時間で初期化される。制
御線17はここで制御装置11に電源投入で共有
メモリ15が動作可能となつたことを知らせる。
制御装置11はこの通知により共有メモリ15に
共有メモリ14と同一内容を格納する必要を検知
し、で示す時点の共有メモリ14の内容を共有
メモリ15に書込む。この書込み完了後の共有メ
モリ14の(d)で示す時間は制御装置12によるデ
ータの更新/読出しが行われる。そしてBで示す
範囲では制御装置11と12が書込みを行いデー
タの更新をする時、共有メモリ14と15の両方
共同時に更新を実施する。
上記は制御装置11が共有メモリ15に共有メ
モリ14の内容を複写したが、制御装置12がこ
れを実施することでも良い。即ち共有メモリ15
が(c)で示す時間で初期化されると、制御装置12
は制御線16で制御装置11が既に稼働状態であ
ることを検知し、共有メモリ14の内容を読出し
て共有メモリ15に書込む。
(f) 発明の効果 以上説明した如く、本発明は近年低コストとな
つたメモリを使用して、経済的に共有メモリを多
重化し、夫々制御装置が共有メモリを所有するこ
とにより、電源は制御装置から夫々個別に供給す
ることが可能となる。従つて信頼性の問題は解決
し、且つ専用の共有メモリから制御情報を読出す
ため、制御装置相互の競合が発生することも無
く、アクセス速度を速めることが出来る。
【図面の簡単な説明】
第1図は入出力装置を共有して制御する制御装
置の構成例を示す図、第2図は本発明の一実施例
を示す回路のブロツク図、第3図は第2図の動作
を説明する図である。 1,2,11,12は制御装置、4,5,1
0,13は電源、3,14,15は共有メモリ、
6,7は入出力装置である。

Claims (1)

    【特許請求の範囲】
  1. 1 入出力装置の制御情報を通信するための共有
    メモリを持ち、入出力装置を共有して制御する複
    数の制御装置において、該制御装置が専用でデー
    タの読出しが可能な共有メモリと、該制御装置相
    互間で夫々の電源状態を検知しあえる連絡手段
    と、前記専用の共有メモリに各制御装置がデータ
    の書込みすることが可能なインタフエースとを設
    け、前記専用の共有メモリにはその共有メモリを
    専用する制御装置から電源を供給し、前記連絡手
    段を介して各共有メモリの電源供給状態を調査
    し、総ての共有メモリに電源が供給されている場
    合は、どの制御装置が自己専用の共有メモリにデ
    ータを書込む場合も、前記インタフエースを介し
    て総ての共有メモリに該データを書込んで更新
    し、電源の投入されていない共有メモリがある場
    合は、該共有メモリに電源が投入されて初期化が
    完了した時点で、既稼働の共有メモリの内容を、
    前記初期化完了の共有メモリに複写するように制
    御することを特徴とする共有メモリ制御方式。
JP59037862A 1984-02-29 1984-02-29 共有メモリ制御方式 Granted JPS60181960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59037862A JPS60181960A (ja) 1984-02-29 1984-02-29 共有メモリ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59037862A JPS60181960A (ja) 1984-02-29 1984-02-29 共有メモリ制御方式

Publications (2)

Publication Number Publication Date
JPS60181960A JPS60181960A (ja) 1985-09-17
JPS6356571B2 true JPS6356571B2 (ja) 1988-11-08

Family

ID=12509349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59037862A Granted JPS60181960A (ja) 1984-02-29 1984-02-29 共有メモリ制御方式

Country Status (1)

Country Link
JP (1) JPS60181960A (ja)

Also Published As

Publication number Publication date
JPS60181960A (ja) 1985-09-17

Similar Documents

Publication Publication Date Title
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
US5504673A (en) Microprogram load unit
NO20006400L (no) Grensesnittapparat for å gi forbindelse mellom anordninger som fungerer ved forskjellige klokkefrekvenser, samt fremgangsmåte for drift av grensesnittet
JPS6356571B2 (ja)
JP2737571B2 (ja) フロッピィ・ディスク・コントローラ
JP2904266B2 (ja) バス縮退に対処できるメモリ接続制御装置
JPH0656604B2 (ja) 情報処理装置
JPH07160432A (ja) 磁気ディスクコントロ−ラの二重化方式
JPS626367A (ja) ネツトワ−ク制御装置
JP3457600B2 (ja) メモリ二重化装置及びメモリ二重化方法
KR100272050B1 (ko) 데이터 제어방법
JP2000089915A (ja) ディスクアレイ装置
JP2841432B2 (ja) データ転送装置
JPS63140357A (ja) デイスク入出力制御方式
JPH01180620A (ja) ディスク制御装置
JPH02148159A (ja) メモリ拡張装置
JPS59221897A (ja) 半導体記憶装置
JPH07319720A (ja) プロセッサの系切替え方式
KR20020000682A (ko) 전전자 교환기 내 제어 보드의 이중화 장치
KR20010028876A (ko) 복수개의 프로세서를 갖는 장치의 데이터 백업 장치
JPH0442462A (ja) 磁気ディスクサブシステム
JPH04330541A (ja) 共通データ転送システム
JPS59189453A (ja) フアイルメモリ制御方式
JPS5985559A (ja) フアイル制御システム
JPS63180155A (ja) 多重書きフアイルサブシステム