JPS6353653A - 試験プログラム用スケジユ−ラ - Google Patents

試験プログラム用スケジユ−ラ

Info

Publication number
JPS6353653A
JPS6353653A JP61197750A JP19775086A JPS6353653A JP S6353653 A JPS6353653 A JP S6353653A JP 61197750 A JP61197750 A JP 61197750A JP 19775086 A JP19775086 A JP 19775086A JP S6353653 A JPS6353653 A JP S6353653A
Authority
JP
Japan
Prior art keywords
test program
test
program
execution
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61197750A
Other languages
English (en)
Inventor
Senkichi Tanimaru
谷丸 宣吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61197750A priority Critical patent/JPS6353653A/ja
Publication of JPS6353653A publication Critical patent/JPS6353653A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は試験プログラム用スケジューラに関し、特に情
報処理システムの試験プログラム用スケジューラに関す
る。
C従来の技術〕 情報処理システムでは、本来の業務の処理を開始する前
にハードウェアの正常性を確認するための試験プログラ
ムを実行する。この試験プログラムは一般に複数であり
、その実行についてスケジューリングを行う必要が生じ
る。
従来、この種の試験プログラム用スケジューラは、一般
のプログラムのスケジューラと同様にソフトウェア(プ
ログラムとしてのスケジューラ)によってのみ実現され
ていた。
一般的に、プログラムとしてのスケジューラは複数のプ
ログラムの優先順位の判断やプログラムの効率的な終了
を目的としている。
〔発明が解決しようとする問題点〕
上述した従来の試験プログラム用スケジューラ(ソフト
ウェアによって実現されるスケジューラ)は、情報処理
システムに投入された全てのプログラムに対してあくま
で実行することを目的としてスケジューリングを行うも
のであるので、実行しない試験プログラムを判断できな
いごと、試験プログラムの終了時刻を指示できないこと
1スケジユーリングにおいて情報処理システム内の装置
における故障の発生による時間的な損失を考慮できない
ことおよびスケジューリングされた試験プログラムの終
了時刻を予測できないこと等の欠点がある。
本発明の目的は、上述の点に鑑み、実行しない試験プロ
グラムの判断、試験プログラムの終了時刻の指示、スケ
ジューリングにおいての情報処理システム内の装置にお
ける故障の発生による時間的な損失の考慮およびスケジ
ューリングされた試験プログラムの終了時刻の予測が可
能なハードウェアによって実現される試験プログラム用
スケジューラを提供することにある。
〔問題点を解決するための手段〕 本発明の試験プログラム用スケジコ、−ラは、試験プロ
グラム名、試験プログラム優先順位および試験プログラ
ム終了時刻を記憶する試験プログラム情報記憶手段と、
過去に1回以上実行された試験プログラムの実行時間の
平均値を計算して記1.つする実行時間平均値計算記憶
手段と、前記試験プログラム情報記憶手段に記憶されて
いる試験プログラム終了時刻と実時間タイマの示す現在
時刻との差から実行する試験プログラム名を決定して中
央処理装置に試験プログラムの実行指示を逐次行う試験
プログラム実行指示手段とを有する。
〔作用〕
本発明の試験プログラム用スケジューラでは、試験プロ
グラム情報記憶手段が試験プログラム名。
試験プログラム優先順位および試験プログラム終了時刻
を記憶し、実行時間平均値計算記憶手段手段が過去に1
回以上実行された試験プログラムの実行時間の平均値を
計算して記憶し、試験プログラム実行指示手段が試験プ
ログラム情報記憶手段に記憶されている試験プログラム
終了時刻と実時間タイマの示す現在時刻との差から実行
する試験プログラム名を決定して中央処理装置に試験プ
ログラムの実行指示を逐次行う。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例の試験プログラム用スケジ
ューラ1を含む情報処理システムの構成を示すブロック
図である。ごの情報処理システムは、本実施例の試験プ
ログラム用スケジューラ1と、試験プログラム名とその
実行指示に基づいて試験プログラムを実行して試験プロ
グラムの終了時には終了報告を出力する中央処理装置5
0とから構成されている。
試験プログラム用スケジヱーラ1は、終了時刻設定レジ
スタ16に記憶されている試験プログラム終了時刻と実
時間タイマ18の示す現在時刻との差から実行する試験
プログラムを試験プログラム名の行列の形式で決定する
プロセッサ10と、プログラムモジュールテーブル12
.プログラム優先順位テーブル15および終了時刻設定
レジスタ16にデータを設定するための操作盤11と、
試験プログラム名を記憶するプログラムモジュールテー
ブル12と、試験プログラムの実行時間を計測して平均
値を計算するプログラム実行時間演算部13と、この計
算結果を試験プログラム名とともに記憶するプログラム
実行時間テーブル14(試験プログラムの過去の実行回
数および全実行時間も記憶している)と、試験プログラ
ムの優先順位を記憶するプログラム優先順位テーブル1
5と、あらかじめ設定されている試験プログラムの終了
時刻(その時刻までに試験プログラムが終了していなけ
ればならない本来の業務のための情報処理システムの稼
動開始時刻であることが多い)を記憶する終了時刻設定
レジスタ16と、プロセッサ10により決定された試験
プログラム名の行列を記憶しておいて中央処理装置50
に試験プログラム名の指定とその実行指示を逐次行うプ
ログラムモジュールスタッカ17とから構成されている
なお、符号100は試験プログラム名を伝達する複数ビ
ットのバス線、101は試験プログラムの実行の開始を
指示する制御線、102は試験プログラムの実行の終了
を伝達する制御線をそれぞれ示す。
次に、このように構成された本実施例の試験ブログラム
用スケジューラ1を含む情報処理システムの動作につい
て説明する。なお、ここでは試験プログラム名A、B、
・・・、Jの10の試験プログラムが第2図(a)に示
すような優先順位を与えられて操作盤11から入力され
、各試験プログラムの過去の実行に基づく実行時間の平
均値が実行時間実績(単位分)としてプログラム実行時
間テーブル14に第2図(b)に示すように記憶されて
いる場合を例にとって説明する。
まず、試験プログラム名A、B、・・・、Jがプログラ
ムモジュールテーブル12に操作盤11から入力されて
記憶される。
同時に、これらの試験プログラムの優先順位が第2図(
a)に示す内容でプログラム優先順位テーブル15に操
作盤11から入力されて記憶される。
また、本来の業務処理の開始時刻等に制約される試験プ
ログラムの終了時刻が終了時刻設定レジスタ16に操作
盤11からセットされる。
なお、後述するように試験プログラムの実行時間はプロ
グラム実行時間演算部13で試験プログラムの実行が終
了する毎に計測されて過去のその試験プログラムの実行
に基づく情報とともに実行時間の平均値が計算されてお
り、その値が実行時間実績としてプログラム実行時間テ
ーブル14に第2図(b)に示すように記憶されている
以上のように、必要な情報が各テーブルおよびレジスタ
にセントされており、中央処理装置50の装置状態が試
験プログラムの実行可能状態(情報処理システムの電源
が投入された状態)になると、制御線102を介して中
央処理装置50からプロセッサ10に終了信号(1つの
試験プログラムの実行の終了を伝達する信号であるが、
最初の試験プログラムの実行可能状態も伝達する)が出
力される。
プロセッサ10が終了信号を検知すると、終了時刻設定
レジスタ16に記憶されている終了時刻と実時間タイマ
18の示す現在時刻との差から試験プログラム実行可能
時間が算出される。
さらに、プログラムモジュールテーブル12からの試験
プログラム名A、B、・・・、Jと、プログラム優先順
位テーブル15からの第2図(a)に示す試験プログラ
ムの優先順位と、プログラム実行時間テーブル14から
の第2図(b)に示す各試験プログラムの実行時間実績
との読出しが行われる。
以上のようにして算出または読出しが行われた情報に基
づいて試験プログラムの実行の順序を示す試験プログラ
ム名の行列が決定される(プログラム実行時間テーブル
14に有効なデータがないどきは、試験プログラム名A
、B、・・・1 Jとその優先順位とのみに基づいて決
定される)。
この決定の様子を第3図(a)および(b)を参照して
説明する。
まず、試験プログラムの終了時刻が8時にセットされて
いて中央処理袋ff50において試験プログラムの実行
が可能になった時刻が7時である場合(ケース(1))
を第3図(a)に示す。
この場合には、プロセッサ10によって算出される試験
プログラム実行可能時間は60分であり、プログラム実
行時間テーブル14に記憶されている各試験プログラム
の実行時間実績の和の54分(第2図(b)参照)と比
較すると全ての試験プログラムの実行が可能であるので
、与えられた優先順位(第2図(a)参照)の順に試験
プログラム名の行列rA、 B、 C,D、 E、  
F、 G、 H,1,J」が決定される。
中央処理装置50等で故障が検出されないかぎり、全て
の試験プログラムの実行は7時55分頃に終了するはず
である。
次に、試験プログラムの終了時刻が同様に8時にセント
されていて中央処理装置50の試験プログラムの実行が
可能になった時刻が7時30分と遅くなった場合(ケー
ス(2))を第3図(b)に示す。
この場合には、プロセッサ10によって算出される試験
プログラム実行可能時間は30分であり、プログラム実
行時間テーブル14に記憶されている各試験プログラム
の実行時間実績の和と比較すると全ての試験プログラム
の実行は不可能であるく実行不可能な試験プログラムが
確認する範囲のハードウェアの正常性は確認できないが
、情報処理システムの本来の業務の開始が優先されるの
で試験プログラムの終了時刻は原則的に変更されない)
ので、30分間に実行できる試験プログラムが選択され
る。
すなわち、優先1+li¥位に基づいて試験プログラム
名A、B、C,Dが選択され、この時点で実行時間テー
ブル14に記憶されているこれらの試験プログラムの実
行時間実績の和は29分になっている。
そこで、優先順位では」二位の試験プログラム名Eおよ
びFは実行時間実績からすると実行不可能なので、優先
順位では下位だが実行時間実績が1分の試験プログラム
名Gが選択されて試験プログラム名の行列rA、B、C
,D、Clが決定される。
このようにして決定された試験プログラム名の行列はプ
ログラムモジュールスタッカ17に記憶され、行列の先
頭の試験プログラム名(この場合はA)がバス線100
を介して中央処理装置50に伝達され、その試験プログ
ラムの実行指示が制御線101を介して中央処理装置5
0に出力される。
このようにして実行が開始された試験プログラムの実行
が終了すると、中央処理装置50からプロセッサ10に
制′4nvA102を介して終了信号が送信されてくる
終了信号を受信すると、プロセッサ10によってプログ
ラムモジュールテーブル12とプログラムモジュールス
タッカ17とから試験プログラム名の行列の先頭のプロ
グラム名(この場合はA)が削除され、再び試験プログ
ラム名の行列が決定される。
すなわち、試験プログラム名Aが実行時間実績通りに終
了したときには、ケース(1)の場合には試験プログラ
ムの行列rB、  C,D、  E、  F。
G、H,I、JJが決定され、ケースく2)の場合には
試験プログラムの行列rB、  C,D、 Gjが決定
される。
このようにして、全ての試験プログラムが終了するかま
たは終了時刻設定レジスタ16に記憶されている終了時
刻になるまで試験プログラムが実行されるが、その過程
において試験プログラムの実行が中断される場合も起こ
りうる。
その場合の試験プログラム名の行列の決定の様子をケー
ス(3)として第3図(C)に示す。
ケース(3)はケース(1)と同様に7時に試験プログ
ラムの実行可能状態になった(終了時刻は8時にセント
されている。従って、当初はケース(1)と同様の試験
プログラム名の行列が決定されていた)が、試験プログ
ラム名Cの試験プログラムの実行中(7時20分)に中
央処理装置50等で故障が検出されてその修理のために
試験プログラムの実行が30分間の中断を余儀なくされ
た場合である。
7時50分に中央処理装置50からプロセッサ10に故
障の修理の終了が報告されると、プロセッサ10によっ
て残り10分間の試験プログラム名の行列の決定が行わ
れる。
まず、優先順位に基づいて中断していた試験プログラム
名Cが選択され、この時点で残り時間は4分になってい
る。
したがって、実行時間実績が5分の試験プログラム名り
は実行が不可能なので、優先順位は下位であるが実行時
間実績が4分の試験プログラム名Eが選択され、試験プ
ログラム名の行列rC,E」が決定される。
一方、プログラム実行時間演算部13では、プロセッサ
10がプログラムモジュールスタッカ17の先頭にセッ
トシた試験プログラム名と、制御線101上の試験プロ
グラムの実行指示のタイミングおよび制御線102上の
試験プログラムの終了報告のタイミングとに基づいてそ
の試験プログラムの実行時間が計測され、プログラム実
行時間テーブル14上のその試験プログラムの過去の実
行回数と全実行時間が参照されて実行時間の平均値がm
eanT= (ΣT) /N (1eanT :実行時間の平均値、ΣT:過去の全実
行時間と今回計測した実行時間の和、N:過去の実行回
数に今回の1回を加えた実行回数)の数式によって計算
され、新たな実行時間実績としてプログラム実行時間テ
ーブル14に記憶される。
なお、第3図(c)に示すケース(3)のプログラム名
Cの実行は一旦中断しているが、このように中断した場
合の実行時間の計測および実行回数の加算は行われない
以上の説明の中で、プロセッサ10の処理時間は微々た
るものであるので省略している。また、操作盤11から
の操作に要する時間は説明の簡略化のために省略してい
る。
なお、本実施例では試験プログラムの実行時間として分
を単位にして述べたが、分単位に限定する必要がないこ
とはいうまでもない。
また、操作盤11から指定される優先順位は一度中断し
た後に変更することも可能である。
さらに、最初に試験プログラムを実行する場合のように
プログラム実行時間テーブル14に有効な実行時間実績
のデータがセットされていないときには、人手により見
積もって実行時間実績をセットしてもよい。
〔発明の効果〕
以上説明したように本発明は、本発明の試験プログラム
用スケジューラを試験プログラムの対象の情報処理シス
テムの中央処理装置に接続することにより、実行しない
試験プログラムも判断して複数の試験プログラムを効率
的にかつ自動的に実行させること、試験プログラムの実
行の自動化による操作者の負荷の軽減および誤操作の発
生頻度の減少を達成すること、試験プログラムの終了時
刻をあらかじめ指示すること、情報処理システムの中央
処理装置および接続されている周辺装置等の故障の発生
に対してスケジューリングの変更で柔軟に対応すること
およびスケジューリングされた全ての試験プログラムが
正常に終了する場合の終了時刻を予測することが可能に
なるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の試験プログラム用スケジュ
ーラを含む情報処理システムの構成を示す図、 第2図(a)は第1図中の操作盤よりセットされる試験
プログラム名およびその優先順位の一例を示す図、 第2図(b)は第1図中のプログラム実行時間テーブル
に記憶されている内容の一例を示す図、第3図(a)〜
(C)は本実施例の試験プログラム用スケジューラによ
って試験プログラムがスケジューリングされる様子の例
をそれぞれ示す図である。 図において、 ■・・・試験プログラム用スケジューラ、10・・・プ
ロセッサ、 11・・・操作盤、 12・・・プログラムモジュールテーブル、13・・・
プログラム実行時間演算部、14・・・プログラム実行
時間テーブル、15・・・プログラム優先順位テーブル
、16・・・終了時刻設定レジスタ、 17・・・プログラムモジュールスタッカ、18・・・
実時間タイマ、 50・・・中央処理装置である。

Claims (1)

  1. 【特許請求の範囲】 試験プログラム名、試験プログラム優先順位および試験
    プログラム終了時刻を記憶する試験プログラム情報記憶
    手段と、 過去に1回以上実行された試験プログラムの実行時間の
    平均値を計算して記憶する実行時間平均値計算記憶手段
    と、 前記試験プログラム情報記憶手段に記憶されている試験
    プログラム終了時刻と実時間タイマの示す現在時刻との
    差から実行する試験プログラム名を決定して中央処理装
    置に試験プログラムの実行指示を逐次行う試験プログラ
    ム実行指示手段と、を有することを特徴とする試験プロ
    グラム用スケジューラ。
JP61197750A 1986-08-22 1986-08-22 試験プログラム用スケジユ−ラ Pending JPS6353653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61197750A JPS6353653A (ja) 1986-08-22 1986-08-22 試験プログラム用スケジユ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61197750A JPS6353653A (ja) 1986-08-22 1986-08-22 試験プログラム用スケジユ−ラ

Publications (1)

Publication Number Publication Date
JPS6353653A true JPS6353653A (ja) 1988-03-07

Family

ID=16379720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61197750A Pending JPS6353653A (ja) 1986-08-22 1986-08-22 試験プログラム用スケジユ−ラ

Country Status (1)

Country Link
JP (1) JPS6353653A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010122790A (ja) * 2008-11-18 2010-06-03 Mitsubishi Electric Corp 診断装置及びコンピュータプログラム及び診断方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010122790A (ja) * 2008-11-18 2010-06-03 Mitsubishi Electric Corp 診断装置及びコンピュータプログラム及び診断方法

Similar Documents

Publication Publication Date Title
JPH07325861A (ja) プロジェクト・モデルを変更する方法及びシステム
JP2004504667A (ja) 実時間システム内のタスクのラン時間の測定方法及び装置
JP2544960B2 (ja) プログラマブル制御装置
KR102054832B1 (ko) 컨트롤러
JPH1196222A (ja) 工程進捗管理方法および工程管理装置
JPS6353653A (ja) 試験プログラム用スケジユ−ラ
JPS63163932A (ja) 制御用計算機のシステム監視方式
JP2663540B2 (ja) プログラマブル制御装置
JP3015793B1 (ja) プログラマブルコントロ―ラ
JPH05128079A (ja) マルチプロセツサシステムにおけるトレース方式
JPH01154237A (ja) 時分割タスク実行装置
JPS59208661A (ja) 計算機の負荷測定方法
JPS6339047A (ja) 試験プログラム用スケジユ−ラ
JPH0199132A (ja) マルチタスク実行装置
JPH0635727A (ja) Cpu負荷率算出方法
JPS63156424A (ja) パルスカウント回路
Kaplan Clock-driven FORTRAN task scheduling in a multiprogramming environment
JP2673534B2 (ja) 並列分散処理システム
JPH0782370B2 (ja) シ−ケンサのタイマ処理装置
JPH02253349A (ja) プログラム実行状態表示方式
JPH01161571A (ja) プロジェクト管理支援システム
JPS5819972A (ja) 複合計算機システム応答時間表示装置
JPS59136854A (ja) タスク遷移監視装置
JPS59178566A (ja) ジヨブ実行待時間情報表示装置
JPS58197554A (ja) プログラムモニタ装置