JPS6352489B2 - - Google Patents
Info
- Publication number
- JPS6352489B2 JPS6352489B2 JP54125010A JP12501079A JPS6352489B2 JP S6352489 B2 JPS6352489 B2 JP S6352489B2 JP 54125010 A JP54125010 A JP 54125010A JP 12501079 A JP12501079 A JP 12501079A JP S6352489 B2 JPS6352489 B2 JP S6352489B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- data
- unsigned
- digital
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000004364 calculation method Methods 0.000 description 11
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
この発明は例えばデイジタル変換された映像信
号のように高速演算処理を必要とするデイジタル
データのレベル変換装置に関する。
号のように高速演算処理を必要とするデイジタル
データのレベル変換装置に関する。
一般に、複合映像信号をデイジタル処理する場
合には符号なし２進データとして扱われる。この
デイジタル変換された複合映像信号のうち映像信
号成分のみをレベル変換するには、従来アナログ
処理で行なわれていた直流レベル変換の手法をそ
のまま適用することが可能である。即ち、映像信
号は、第３図に示すように、水平同期信号、バー
スト信号、絵柄信号を含む。アナログ映像信号の
場合、ペデスタルレベルＰが零ボルトに設定され
ており、この信号の利得制御を行なうと、零ボル
トを中心に正、負の方向へ振幅が変化する。しか
しデジタル映像信号の場合、全てのレベルにわつ
て量子化を行なうと、ビツト数を多く要する。そ
こで、ペデスタルレベルＰ以上の成分（Ｓ−Ｐ）
を量子化するようにすればビツト数は少なり、こ
の成分に対して利得制御｛（Ｓ−Ｐ）×Ｇ｝を行な
う場合も扱い易くなる。そして最後にペデスタル
Ｐを付加すれば、利得制御されたデジタル映像信
号を得ることができる。このデジタル映像信号
は、バースト信号の一部がペデスタルレベルより
も低いレベルであるために負の符号を持つデータ
を含む。このレベル変換後の映像信号S〜は次式
で与えられる。
合には符号なし２進データとして扱われる。この
デイジタル変換された複合映像信号のうち映像信
号成分のみをレベル変換するには、従来アナログ
処理で行なわれていた直流レベル変換の手法をそ
のまま適用することが可能である。即ち、映像信
号は、第３図に示すように、水平同期信号、バー
スト信号、絵柄信号を含む。アナログ映像信号の
場合、ペデスタルレベルＰが零ボルトに設定され
ており、この信号の利得制御を行なうと、零ボル
トを中心に正、負の方向へ振幅が変化する。しか
しデジタル映像信号の場合、全てのレベルにわつ
て量子化を行なうと、ビツト数を多く要する。そ
こで、ペデスタルレベルＰ以上の成分（Ｓ−Ｐ）
を量子化するようにすればビツト数は少なり、こ
の成分に対して利得制御｛（Ｓ−Ｐ）×Ｇ｝を行な
う場合も扱い易くなる。そして最後にペデスタル
Ｐを付加すれば、利得制御されたデジタル映像信
号を得ることができる。このデジタル映像信号
は、バースト信号の一部がペデスタルレベルより
も低いレベルであるために負の符号を持つデータ
を含む。このレベル変換後の映像信号S〜は次式
で与えられる。
S〓＝（Ｓ−Ｐ）×Ｇ＋Ｐ …(1)
ここで、Ｓは被レベル変換データ例えばレベル
変換前の映像信号、Ｐは基準レベルデータ例えば
ペデスタルレベル、Ｇは変換レベルデータ例えば
レベル変換の利得である。この(1)式に示されるよ
うなレベル変換を実現するには、第１図に示す如
く符号付減算、符号付乗算および符号付加算を行
なう必要がある。しかし、このような符号付演算
は取り扱いが複雑であり、また、加減算を計２回
行なわねばならないため回路を構成する素子数の
増大や回路構成の複雑化を招くものである。さら
に、演算に必要な回路の遅延時間も増大するた
め、映像信号のように高速演算処理を必要とする
場合にはリアルタイム性に乏しく極めて不利であ
つた。
変換前の映像信号、Ｐは基準レベルデータ例えば
ペデスタルレベル、Ｇは変換レベルデータ例えば
レベル変換の利得である。この(1)式に示されるよ
うなレベル変換を実現するには、第１図に示す如
く符号付減算、符号付乗算および符号付加算を行
なう必要がある。しかし、このような符号付演算
は取り扱いが複雑であり、また、加減算を計２回
行なわねばならないため回路を構成する素子数の
増大や回路構成の複雑化を招くものである。さら
に、演算に必要な回路の遅延時間も増大するた
め、映像信号のように高速演算処理を必要とする
場合にはリアルタイム性に乏しく極めて不利であ
つた。
この発明は上記事情に基づいてなされたもの
で、符号なしのデイジタルデータを零でない一定
値を基準としてレベル変換する場合、符号なし演
算を可能とするとともに演算回数を減少し得て、
構成簡単で演算に要する回路の遅延時間を大幅に
短縮することが可能なデイジタルレベル変換装置
を提供しようとするものである。
で、符号なしのデイジタルデータを零でない一定
値を基準としてレベル変換する場合、符号なし演
算を可能とするとともに演算回数を減少し得て、
構成簡単で演算に要する回路の遅延時間を大幅に
短縮することが可能なデイジタルレベル変換装置
を提供しようとするものである。
以下、この発明の一実施例について図面を参照
して説明する。
して説明する。
ここで、前記(1)式に示される各信号が８ビツト
によつて構成されているとすると、(1)式は次のよ
うに変換される。
によつて構成されているとすると、(1)式は次のよ
うに変換される。
S〓＝（Ｓ−Ｐ）×Ｇ／28＋Ｐ …(2)
28での除算は、分子の除算結果、倍長の16ビツ
トで与えられる積を８ビツトLSB（最下位ビツ
ト）方向にシフトして、８ビツトとすることを意
味している。従来では(2)式に示す状態のまま演算
を行なうため、前述したように加算、減算が計２
回必要である。そこで(2)式を次のように変形す
る。
トで与えられる積を８ビツトLSB（最下位ビツ
ト）方向にシフトして、８ビツトとすることを意
味している。従来では(2)式に示す状態のまま演算
を行なうため、前述したように加算、減算が計２
回必要である。そこで(2)式を次のように変形す
る。
S〓＝SG−PG＋28P／28＝（Ｓ＋Ａ）Ｇ／28 …(3)
但し、Ａは
Ａ＝（28／Ｇ−１）Ｐ …(4)
である。(4)式において、通常ペデスタルレベルＰ
は定数であり、利得Ｇは少なくとも１フイールド
内では一定値である。したがつて、利得Ｇによつ
て規定される値Ａの演算はリアルタイム性が問わ
れず、低速のPROM（プログラマブル・リード・
オンリー・メモリ）を使用することで十分に実現
可能である。
は定数であり、利得Ｇは少なくとも１フイールド
内では一定値である。したがつて、利得Ｇによつ
て規定される値Ａの演算はリアルタイム性が問わ
れず、低速のPROM（プログラマブル・リード・
オンリー・メモリ）を使用することで十分に実現
可能である。
上記原理に基づく演算は第２図に示す構成によ
つて実現される。１１は例えばPROM等によつ
て構成されるデータ変換器であり、予めペデスタ
ルレベルＰが記憶されている。そして、利得Ｇが
入力されることにより(4)式の変換が行なわれ、Ａ
が生成される。また、１２は符号なし加算器であ
り、Ａおよび映像信号Ｓの符号なし加算が行なわ
れる。さらに、１３は符号なし乗算器であり、前
記加算器１２の出力および利得Ｇが供給され、こ
れらの符号なし乗算が行なわれてレベル変換出力
映像信号S〓が出力される。
つて実現される。１１は例えばPROM等によつ
て構成されるデータ変換器であり、予めペデスタ
ルレベルＰが記憶されている。そして、利得Ｇが
入力されることにより(4)式の変換が行なわれ、Ａ
が生成される。また、１２は符号なし加算器であ
り、Ａおよび映像信号Ｓの符号なし加算が行なわ
れる。さらに、１３は符号なし乗算器であり、前
記加算器１２の出力および利得Ｇが供給され、こ
れらの符号なし乗算が行なわれてレベル変換出力
映像信号S〓が出力される。
上記実施例によれば、従来(2)式の状態で行なつ
ていたデイジタルレベル変換を(3)式に変形するこ
とにより符号付減算を除去し得て、全体を符号な
し演算とすることが可能である。したがつて、取
扱いが容易で、且つ回路を構成する素子数を削減
し得るため回路構成を簡単化することが可能であ
る。
ていたデイジタルレベル変換を(3)式に変形するこ
とにより符号付減算を除去し得て、全体を符号な
し演算とすることが可能である。したがつて、取
扱いが容易で、且つ回路を構成する素子数を削減
し得るため回路構成を簡単化することが可能であ
る。
また、従来に比べて減算器が不要であるためこ
れに必要な遅延時間が大幅に短縮される。したが
つて、リアルタイム処理が特に重要視される映像
信号のレベル変換に極めて有効である。
れに必要な遅延時間が大幅に短縮される。したが
つて、リアルタイム処理が特に重要視される映像
信号のレベル変換に極めて有効である。
以上、詳述したようにこの発明によれば、符号
なしのデイジタルデータを零でない一定値を基準
としてレベル変換する場合、符号なし演算を可能
とするとともに演算回数を減少し得て、構成簡単
で演算に要する回路の遅延時間を大幅に短縮する
ことが可能なデイジタルレベル変換装置を提供で
きる。
なしのデイジタルデータを零でない一定値を基準
としてレベル変換する場合、符号なし演算を可能
とするとともに演算回数を減少し得て、構成簡単
で演算に要する回路の遅延時間を大幅に短縮する
ことが可能なデイジタルレベル変換装置を提供で
きる。
第１図は従来のデイジタルレベル変換装置の一
例を示す構成図、第２図はこの発明に係るデイジ
タルレベル変換装置の一実施例を示す構成図、第
３図は映像信号の説明図である。 １１……データ変換器、１２……符号なし加算
器、１３……符号なし乗算器。
例を示す構成図、第２図はこの発明に係るデイジ
タルレベル変換装置の一実施例を示す構成図、第
３図は映像信号の説明図である。 １１……データ変換器、１２……符号なし加算
器、１３……符号なし乗算器。
Claims (1)
- １ ｎビツトの符号なしのデイジタルデータを零
でない一定値を基準としてレベル変換するデイジ
タルレベル変換装置において、変換レベルデータ
(G)に応じて基準レベルデータ（Ｐ）を｛（2n／Ｇ）
−１｝／Ｐであるように変換するデータ変換器
と、このデータ変換器出力と被変換データとを加
算する符号なし加算器と、この加算器出力と前記
変換レベルデータとを乗算する符号なし乗算器と
を具備することを特徴とするデイジタルレベル変
換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12501079A JPS5648781A (en) | 1979-09-28 | 1979-09-28 | Digital level converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12501079A JPS5648781A (en) | 1979-09-28 | 1979-09-28 | Digital level converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5648781A JPS5648781A (en) | 1981-05-02 |
| JPS6352489B2 true JPS6352489B2 (ja) | 1988-10-19 |
Family
ID=14899621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12501079A Granted JPS5648781A (en) | 1979-09-28 | 1979-09-28 | Digital level converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5648781A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141933A (ja) * | 1974-08-08 | 1976-04-08 | Teldix Gmbh |
-
1979
- 1979-09-28 JP JP12501079A patent/JPS5648781A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141933A (ja) * | 1974-08-08 | 1976-04-08 | Teldix Gmbh |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5648781A (en) | 1981-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1191960A (en) | Digital matrixing system | |
| JPS5838023A (ja) | 第１および第２の２進数の２進減算を行うデジタルフイルタを含む装置 | |
| US4949176A (en) | Method and apparatus for DPCM video signal compression and transmission | |
| US5459683A (en) | Apparatus for calculating the square root of the sum of two squares | |
| JPS6352488B2 (ja) | ||
| JPS6352489B2 (ja) | ||
| EP0279419A2 (en) | Image signal binary encoder | |
| JPH0795817B2 (ja) | 誤差補正付きデジタルテレビジョン信号処理装置 | |
| US5101452A (en) | Apparatus and method for dynamic step quantization | |
| US4658239A (en) | Differential pulse code modulation coder | |
| JPS62183627A (ja) | デジタルデ−タの処理方式 | |
| JPH01218177A (ja) | 撮像信号処理回路 | |
| JPS6132436Y2 (ja) | ||
| KR100249088B1 (ko) | 영상 신호의 압축 및 복원을 위한 역이산 코사인 변환 장치 | |
| JP3213957B2 (ja) | 画像信号処理回路 | |
| JPS6363130B2 (ja) | ||
| JPH0145254B2 (ja) | ||
| CA1256952A (en) | Signal processing arrangement | |
| JP2763336B2 (ja) | 色情報信号処理装置 | |
| JPH1127145A (ja) | Ａ／ｄ、ｄ／ａ変換方式 | |
| JPS6320049B2 (ja) | ||
| JPH10240928A (ja) | 画像データ処理方法及び画像データ処理装置 | |
| JPS63139492A (ja) | Ａｃｃ回路 | |
| JP2899001B2 (ja) | デジタル信号処理方法 | |
| JPS6245728B2 (ja) |