JPS63500908A - 不揮発性メモリ−・セル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 不揮発性メモリー・セル 技術分野 この発明は、半導体基板上に設けられたフローティング・°ゲート電極と、前記 フローティング・ダート電極の第１の領域の下にあり、第１の誘電体材料層に工 っそ分離され、第１の容量結合を形成する基板の第１の導電性ドープド領域と、 前記フローティング・ダート電極の第２の領域の下にあシ、前記第１の容量より 小さい材料の第２の容量によって分離され、第２の誘電体材料層を通す電荷転送 領域を規定する前記基板の第２の導電性ドープド領域とを含む種類の不揮発性メ モリー・セルに関する。

背景技術 この種の不揮発性メモリー・セルはＣｕｐｐｅｎｓほかの論文６マイクロプロセ ツサ及び注文ロジック用ＥＥＰＲＯＭ　”（ＩＥＥＥ　Ｊｏｕｒｎａｌ　５ｏｌ ｉｄ−８ｔａｔｅ　Ｃ１ｒｃｕｉｔｓ　、　Ｖｏｌ、　ｓｃ　−２０、Ａ２，１ ９８５年４月、６０３〜６０８頁）と、１９８４ＩＥＥＥＩｎｔｅｒｎａｔｉｏ ｎａｌ　５ｏｌｉｄ　５ｔａｔｅ　Ｃ１ｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃｅ（ ２６８〜２６９頁）のＤｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒａ で発表した同人回頭の論文とによって知ることができる。

これら論文に開示している複合セル構造は第１図に模式的に描いである。そこに 示すように、長い点線で規定した左セル１と、短い点線で規定した右セル２と、 書込線４から分かれたアクセス・トランジスタ３と、導通路７を接地するに適し たトランジスタ６とを含む。

左セル１は更にアクセス・トランジスタ３，９を同時に可能化する行線８を含む 。トランジスタ９は、可能化されると、ビット線１１を導通路１２に接続し、こ の導通路は、好ましくはアクセス・トランジスタ９をセンス・トランジスタ１３ に接続するソース／ドレイン型拡散である。拡散１２に近いが、電荷転送誘電体 １４によってそこから分離されている導電性フローティング・ダート電極１７の セグメント１６が設けられる。フローティング・ダート電極１７それ自体は類似 の拡散導電性通路１８に隣り合う位置に対して反対側端に延び、拡散１８に適し た寸法及び接近により、電極セグメント１６が拡散１２に接近することによって 生じたものより相当大きい有効な容量結合を誘電体１９によって与えるようにす る。ここで説明している構造によると、１８はトランジスタ３のためのソース／ ドレイン拡散の延長部である。左側セル１の残りの要素は、線２１にエネーブル 信号を受信したときに、拡散形溝電性通路７を接地電位に接続する接地トランジ スタ６がある。

第１図に示したセル対の１つの欠点はどちらのセルをも直接書込む能力はなく、 又は他の言方によると、事前に消去せずにセルの状態をバイナリ“０″又は１１ にプログラムする能力がないということである。

これは両カップリング・キャパシタ２３．２４が線１８を共有して同じ線１８の 電位を両フローティング・ダートに接続するからである。これは書込／プログラ ム動作中、不選択セルのデータをそのまま維持するようにするため、線１８の電 位を固定しておくことが要求される。電圧Ｖ　及びＶＢ、は畳込サイクル中可変 でありＯ す、書込動作は一方向に電荷を転送することができるだけである。故に、この構 造は２つのセルのどちらかに新データを書込む前に両セルを消去することが要求 される。当然、セルに対するデータのエントリを行うために消去及び書込みの両 サイクルを必要とすることは、単一の書込サイクルのみに比べ、チップに対する 動作の作用的複雑性金増却し、その結果、タイミング及び制御回路に要するチッ プ領域及び時間消費が増大することになる。

第１図の２セル構造は、読出サイクルのビット線、例えばＶＢ、及び書込線電圧 が同一でないと、読出サイクル中、不揮発性に記憶されているデータを乱す電位 を受けるという欠点がある。例えば、ｖＢｌ及びｖｗのような異なる電圧の使用 はメモリー・ウィンドウ内で基準レベルの中心設定を可能にするため、フローテ ィング・ダート装置ではまれではない。それが最少の読出　−妨害であっても、 循環サイクルで動作する高速クロック・マイクロプロセッサに於いて共通に考え られるセルの反復読出アドレシングを可能とするためには、非常に好捷しく力い ものである。他方、読出サイクル中に電圧、例えばＶＢｌ、ｖｗを選択的にセッ トする能力は、不揮発性データが記憶され、メモリー・ウィンドウが短縮したの を延長して回復し、信頼性を維持するためには望ましい特徴である。

この発明の目的は、上記の欠点を除去した不揮発性メモリー・セルを提供するこ とである。

従って、この発明によると、第１及び第２の導電性ドープド領域から電気的に分 離され、その間にフローティング・ダート電極の第３の領域の下に置かれたチャ ンネルを規定し、そこから第３の誘電体材料層によって分離され、前記フローテ ィング・ダート電極に存在する電荷に応答する電界効果トランジスタを形成する ようにした基板の第３及び第４の導電性ドープド領域と、前記第３の導電性ドー プド領域をビット線に選択的に接続し、前記第１の導電性ドープド領域を第１の 書込線に選択的に接続し、第２の導電性ドープド領域を第２の書込線に選択的に 接続するアクセス手段と、第２の誘電材料層を通して一方向に電荷を転送させる に適した第１及び第２の書込線間に第１の相対的極性の電位を選択的に供給し、 又は第２の誘電体材料層を通して反対方向に電荷を転送させるために第１及び第 ２の書込線間に第２の相対的極性の電位を選択的に供給する手段とを含む不揮発 性揮発性メモリー・セルを提供する。

この発明による不揮発性メモリー・セルは直接書込能力があり、読出妨害がなく 、単一のフローティング・ダート構造ではあるが従来の集積回路の製造処理と互 換性がある。

図面の簡単な説明 次に、下記の添付図面を参照してその例によりこの発明の２つの実施例を説明す る。

第１図は、個々にアドレスすることはできるが、構造的には関連性のある２つの 従来技術の単一ポリ・フローティング・ダート・セルの７０−ティング・ダート 不揮発性メモリー装置の回路図である。

第２図は、単一ポリ・フローティング・ダート構造の直接書込能力がちり、読出 妨害のないこの発明による好ましい不揮発性メモリー・セルの回路図である。

第３図は、第２図のセルの回路のレイアウト・パターンである。

第４図は、この発明によるセルの代替実施例の回路図である。

第５図は、第４図の実施例のレイアウト・ｚ４ターンである。

第６図乃至第８図は、この発明による不揮発性メモリー・セルのプログラミング 特性、持久特性及び保持特性を示す図である。

発明を実施するための最良の形態 第２図には、縦に配置されているビット線１０１〔電圧ＶＢに応答する〕と、電 圧ＶＷ、に応答する第１の書込線１０２と、電圧ｖｗ２に応答する第２の書込線 １０３を有し、それら縦方向の線は夫々行線にある電界効果タイプのアクセス・ トランジスタ１０４，１０６゜１０７に接続されている不揮発性メモリー・セル １００を示す。これら３つのアクセス・トランジスタは行線１０８を通して各・ アクセス・トランジスタのダート電極に電圧ｖＲヲ供給することによって同時に 可能化される。セルは更にアクセス・トランジスタ１０４と接地電位の電界効果 型センス・トランジスタ１０９との間に直列路を含む。センス・トランジスタ１ ０９の導通状態はフローティング電極１１１の電荷の極性と大きさとによって規 定される。故に、フローティング・ゲート電極１１１に特定極性の電荷があるか ないかは、ビット線１０１と接地との間の導通路をセンスすることによって検出 することができる。

フローティング・ダート電極１１１に対する又はそこからの選択的電荷転送は誘 電体層１１２間の電界の大きさ及び極性に応答する。それはアクセス・トランジ スタ１０６，１０７が可能化されたときに、書込線１０２．１０３の電圧ｖｗ１ ．ｖｗ２によりて発生する。

１１１の延長部１１４から導電的にドープされた領域１１３を分離した薄い誘電 体領域１１２の高度な非線形特性によるものである。誘電体層１１２は薄い熱成 長二酸化シリコンから成るのが好ましく、初歩的な電荷転送機構としてファウラ ーノルドハイム・トンネルを利用するが、窒化シリコン、シリコン・オキシナイ トライド、又は上記の各誘電体材料の組合わせを使用してもよい。窒化物ペース の材料はＰｏｏｌｅ−Ｆｒｅｎｋｅｌ導通による電荷転送を与え、そのため、電 荷転送速度が高速となることによってセルの舊込／プログラミング・サイクル時 間が短くなる。誘電体１１２は、又導体１１３と１１４との間に誘電体１１２０ 面積と厚さによって定まる比較的小さな値のキャパシタ１１０’を発生する。

畳込電圧ｖｗ１．ＶＷ□の供給による誘電体１１２における電界の発生とトラン ジスタ１０６．１０７の導通とが、キャパシタ１１０の容量と誘電体１１７で形 成されるキャノクシタ１１５の容量との間の相対的差異から生ずる分圧効果を生 じさせる。ここに実施例として示すように、キャパシタ１１５はフローティング ・ダート電極１１１の延長部１１６と導電性にドープされた領域１１８との間に ある誘電体１１７の厚さ及び面積によって定められる。誘電体１１７の材料及び 厚さは１１２のそれと同一であることが処理の効率から好ましいものであるが、 装置１１０，１１５の容量値を個々に調節するために、異なる誘電体材料及び（ 又は）厚さを使用することもできる。しかし、持久性及び保持力の二次的効果は 見逃がしてはならない。

不揮発性メモリー・セル１００の動作を理解し、その有益な特徴を十分知るため にテーブルＡを考グしよう。

テーブルＡに示す動作電圧は、３ミクロン設計規則、層１１２．１１７のために 熱成長した二酸化シリコンの約７〜１０＋１メートルの誘電体、約１０ｍ秒の書 込／プログラム・サイクル、及び約８：１のキャパシタ１１５及び１１０間の相 対的容量などの条件の下にシリコン・ウェハ上において、ｎチャンネル電界効果 トランジスタで構成されたセルに使用することができるものの例示である。

曹　込　０　１５ボルト　０　１５？ルト　×曹　込　１　１５がルト　１５ボ ルト　ＯＸａ　出　５ボルト　１ボルト　１ゴルト　１？ルト×は不問； メモリー・マージニングはＮＣＲコーポレーションの商標である。

特に前述したように、第１図の配列２有する不揮発性メモリー・セルは書込／プ ログラム・サイクルの前に消去サイクルを必要とするのに対し、第２図のこの発 明によるセルは前のデータの状態に関係なく、どちらのデータ状態にも直接書込 むことができる。例えば、テーブルＡにおいて、セル１００をＩＩ　Ｏ＃データ 状態にプログラムするべき場合、電圧ｖＲがｖｗ、又はｖｗ□のうちどちらか大 きい方に等しくセットされ（この特定ケースでは１５ボルト）、ｖｗ、は０ポル トに固定され、７ｗ２は１５ゴルトに駆動される。書込／プログラム時間が経過 すると、拡散１１３，１１８の電圧はＶＷ□又はｖｉミグ０に減少することによ って０″に戻す。

反対のデータ状態″１＃は書込／プログラム・サイクル中、電圧ＶＷ１．ｖｗ２ ヲ反転することによって、メモリー・セル１００に書込まれる。

両省込／プログラム状態中、７０−ティング・ダート電極１１１は１１０及び１ １５の相対的容量によって線１１８の電位に容量的に結合され、相対的電圧に比 例した電界及び書込電圧ＶＷ１．ｖｗ□によって定まる極性を薄い誘電体層１１ ２に印荷する。

書込電圧の極性が誘電体１１２全通して転送される電荷の性質及び方向を規定す る。例えば、セル１００に対する０”バイナリ状態の書込／プログラミング中、 電子がファウラーノルドハイム・トンネルによって、フローティング・ダート電 極１１１の領域１１４から導電性にドープされた領域１１３に対し、誘電体１１ ２′！ｉ−通して移動する。これは書込電圧が終了したときにフローティング・ ゲート１１１に保持される正味の正電荷を発生する。ゲート１１１の正電荷はそ の後センス・トランジスタ１０９を導電状態にバイアスする。“１″の書込／プ ログラムのためには、電圧Ｖ　、Ｖ　は反転され、残留負電荷をフローティング ・ｙ　１　ｗ　２ ｆ−）１１１Ｋ）ラップし、センス・トランジスタ１０９をディセーブルする。

更に、テーブルＡにおいて、メモリー・セル１００にプログラムされた状態はＶ Ｒｉ　Ｓ　コルトにバイアスし、”ｗｌ　１　”ｗ２　＋　ｖＢ　ｋ　１　ｚル トにセットすることによって読出すことができる。それが、又ｖＢ線のプリチャ ージ技術を利用することを可能にする。線１０１に接続されている従来のセンス 増幅器が使用され、センス・トランジスタ１０９がフローティング・ゲート１１ １の電荷によって導電性にバイアスされているかどうかを検出する。

テーブルＡは、又不揮発性メモリー・セルのしきい値ウィンドウが個々にテスト され、Ｏ又は１のしきい値レベルの大きさを検出するというメモリー・マージニ ング１テストを不揮発性メモリー・セルが行うことができるということを開示し ている。例えば、テーブルＡに示すように、ｖＲは５ボルトにセットすることが でき、■、はｌがルトか又は他の適当なテスト電圧にセットされるのに対し、■ Ｗｌ及び７ｗ２はセンス・トランジスタ１０９が導通を行うか止めるようなバイ アス電圧を検出するために変化される。フローティング・グー）１１１に対する 線１１３，１１８の比較的大きな容量結合はフローティング・ゲート１１１の電 位を残った電荷により前に書込まれたフローティング・ダート電位とバイアス電 位との算術和に等しい量だけ変化させることができる。

その上、この不揮発性メモリー・セル１００は読出妨害がないとｂう高く望まし い状態を示すということを理解するべきである。第２図の構造によると、薄い誘 電体１１２．１１７は読出電圧ＶＢによって生じる電界ヲ受けず、センス・トラ ンジスタ１０９及びアクセス・トランジスタ１０４は別の導通路におかれるとい うことに注目しよう。例えば、第１図の先行技術では、ｖＢｏが１ボルトにセッ トされ、ｖｗが０がルトにセットされた場合、誘電体１４は相対的電界を受ける のに対し、第２図のこの発明によると、センス電圧ＶＢは決して電荷転送誘電体 、又は相対的に大きなキャノヤシタ誘電体のどちらかに対して共通の電極又は導 電性にドープされた領域に供給されない。故に、フローティング・ダート電極１ １１の電荷の量はセル１００の読出動作によって減少しない。前述したように、 これはセル・データの高速反復アドレスを可能にするために非常に重要である。

この発明によるメモリー・セル構造の特に重要な特徴に加え、このセルは先行技 術にはない直接書込構造（単一のプログラミング・サイクル）であり、メモリー ・マージニング能力を保持し、フローティング・ダート構造に作られ、製造サイ クルにおける変化が最少の単一ポリ・プロセスで製造することができるというこ とを思い出そう。

第３図は、メモリー・セル】００の構造及びセルの製造に関すものを更に十分示 すもので、第２図のメモリー・セルで説明した特徴を実施する代表的なセルのレ イアウトである。対応する作用に関する部分は同一番号で示す。そのビット線１ ０１は点線で示す上部金属層にあり、コンタクト２０２によって拡散領域２０１ に接続される。拡散２０１はその上にある第１の導電性にドープされたポリシリ コン層ダート電極１０８（行線）によって形成される電界効果トランジスタ１０ ４のドレイン電極を構成する。トランジスタ１０４のソース電極は領域２０３に 拡散される。センス電界効果トランジスタ１０９のドレイン電極としても作用す る拡散２０３と拡散領域でもある接地電極２０４との間には、トランジスタ１０ ９のダート電極として動作する第１のポリシリコン・フローティング・ゲート電 極１１１の上部延長部がある。

不揮発性メモリー・セル１００の中間列は同様に配置され、コンタクト２０６に よって拡散領域２０７に接続されている上部レベル金属電極１０２から始まる。

その拡散領域２０７は上部の共通ポリシリコン・ダート電極１０８によって形成 された電界効果トランジスタ１０６のドレイン電極として作用する。実施例にお いて、導電性にドープされた領域１１８は電界効果トランジスタ１０６のソース 電極として作用（拡散領域として存在する）し、誘電体１１７と同一の広がりを 持つ電気的に共通の導電性にドープされた領域（注入領域として存在する）とし て作用する。第３図に示すように、導電性領域１１°８は横に延びる部分を有し 、キャパシタ１１５の表面積を増加する。導電性領域１１８は点線で示す薄い誘 電体１１７によって７０−ティング・ダート１１１から分離される。

３つの列の最後は、コンタクト２１１によって電界効果トランジスタ１０７の拡 散ドレイン領域２１２に接続されている上レベルの金属導体１０３を含み、その トランジスタ１０７はその上にある共通のポリシリコン・ダート電極１０８によ って形成される。実施例では、導電性にドープされた領域１１３が電界効果トラ ンジスタ１０７のソース電極として作用しく拡散領域として存在する）、誘電体 １１２と同一の広がりを持つ電気的に共通の導電性にドープされた領域（注入領 域とじて存在する）として作用する。ポリシリコン・フローティング・ダート電 極１１１の延長部１１４は１１３と１１４との交点において薄い誘電体１１２に より導電性にドーグされた領域１１３から電気的に分離されてキャパシタ１１０ を形成する。前に行ったキャノクシタ１１０と１１５との寸法の比較を思い出す と、１１０においては、導電性にドープされた領域１１３とフローティング・ダ ート電極１１１との間に電荷の転送が発生する。

第３図のレイアウトはｎチャンネル電界効果トランジスタを有するｐ形単結晶シ リコン基板２０９で形成されるのが好ましい。しかし、この発明はそれに限定さ れず、ｎ４戸、ｐす戸又は二種構造を含むＣＭＯ３処理を使用するに十分適して いる。同様に、ドーグされた第１のポリシリコン層及び上部金属層が示されてい るが、それら電極はいかなる導電性材料で形成してもよく、耐火性金属、シリサ イド及びポリサイドなどの代替的使用も十分可能である。

このセルを構成する構成要素のレイアウトはそれ自体、拡散及び金属のピッチが 整合する密度配置が刃口えられるということに注目するべきである。その上、回 路パターンの対称性はセル面積の効率的配置をマトリックス配置にするのに容易 である。

薄い誘電体１１２．１１７は単結晶シリコン基板２０９から熱成長させた約７〜 １０＋１メートルの二酸化シリコンで構成することができるが、二酸化シリコン をデポジットすることもでき、又は二酸化シリコンから直接デポジット又は変換 した窒化物ベース誘電体を使用することもできるが、二酸化シリコン、窒化シリ コン、及びシリコン・オキシナイトライドの薄い複合層に限定されない。

第４図には、作用は類似するが構造止具なる不揮発性メモリー・セル３００を示 し、第５図にはそのレイアウトを示す。この場合、センス・トランジスタ３０１ は３つの列の中央の列内におかれる。この構造配列の効果は第５図のレイアウト に見ることができる。第５図の実施例は、異なる要素として、そこを通して電荷 がポリルベルのフローティング・ダート電極３０３に対し転送され及び除去され る薄い誘電体領域３０２のためにより小さい領域を使用する。再び、第２図及び 第３図のセルにするように、アクセス・トランジスタ３０’４，３０６，３０７ を可能化する行線電極３０８はポリルベルの電極である。しかし、第２図及び第 ３図の実施例とは異なり、第５図の実施例は比較的厚い誘電体３０９を使用して 、７０−ティング・ダート電極３０３と電界効果トランジスタ３０７のソース電 極から延びる拡散３１１との間にカップリング・キャパシタを形成する。この実 施例によると、３０９の誘電体組成及び厚さは電界効果トランジスタ３０４゜３ ０６．３０７のチャンネル領域からグー）［極３０８を分離するために使用され るものに匹敵する。薄い誘電体３０２全通して電荷を転送する領域はほぼ類似す る容量比を維持するためにカップリング・キャノ々シタ３１２の面積に対して減 少し、それによって、薄い電荷転送誘電体３０２の両端に現われる書込／プログ ラム電圧が必要な程度の電荷トンネル又は導通を与えるに適当となるということ 全保証する。

再び、第２図及び第３図の実施例でもそうであるように、薄い誘電体３０２の組 成は熱成長又はデポジットされた二酸化シリコン又は窒化物ベース誘電体でよい 。

第６図、第７図、第８図は第２図及び第３図の形の不揮発性メモリー・セルの実 行特性を表わす。一般に、そのような特性を有するセルは誘電体１１２，１１７ のために、７〜１０＋１メ一トル厚の二酸化シリコン層を使用し、それは、例え ば、大気圧における０２十３　％　ＨＣ１気中において、温度８００〜８５０℃ で約５〜１０分間、基板シリコンを熱酸化することによって形成することができ る。その気体は酸化速度をよＶ稍蟹に制御するために、アルゴンで稀釈すること ができる。メモリー・ウィンドウを設定するに使用するセンス・トランジスタの しきい値電圧は、その図では、２０マイクロアンペアの電流で測定された。

第６図はメモリー・ウィンドウの書込／プログラム分析すると、そのセルは１０ ミリ秒より十分短い時間でプログラムすることができ、普通のロジック回路製造 技術と一致する書込／プログラム電圧を使用することができることがわかる。

第７図の持久特性のプロットはこの発明によるセルは作用的に類似の市販品が示 したものに匹敵する芙行性能を有するということがわかる。セルの長期間データ 記憶能力が第８図の最少傾斜によって明示され、そこで繰返し書込／プログラム 及び記憶時間の複合効釆を“０″及び“１″の両データ状態について、そこに示 した。

ＦＩＧ、１ ＦＩＧ、　４ ＦＩＧ、５ →　５２４　ｉ？ やパ≦；− 国際調査報告 ＡＮＮＥＸ　Ｔｏ　’１１（Ｅ　ＩＮＴＥＲＮＡＴＩＯＮＡＬ　５ＥＡＲＣＨＲ ＥＰＯＲＴＯＮ

Claims (1)

1. 【特許請求の範囲】 １．半導体基板上に設けられたフローティング・ゲート電極（１１１）と、前記 フローティング・ダート電極（１１１）の第１の領域の下にあり、第１の誘電体 材料層（１１７）によってそれから分離されて第１の容量結合を形成する前記基 板の第１の導電性ドープド領域（１１８）と、前記フローティング・ダート電極 （１１１）の第２の領域の下にあり、第２の誘電体材料層（１１２）によってそ れから分離され、前記第１の容量より材料的に小さい第２の容量結合を形成し、 前記第２の誘電体材料層を通す電荷転送領域を規定する前記基板の第２の導電性 ドープド領域（１１３）とを含む半導体基板上に形成された不揮発メモリー・セ ルであって、前記第１及び第２の導電性ドープド領域（１１８，１１３）から電 気的に分離され、その間に前記フローティング・ダート電極（１１１）の第３の 領域の下に存在し、そこから第３の誘電体材料層によって分離されたチャンネル を規定し、前記フローティング・ダート電極（１１１）に存在する電荷に応答す る電界効果トランジスタ（１０９）を形成する前記基板の第３及び第４の導電性 ドープド領域と、前記基板の第３の導電性ドープド領域をビット線（１０１）に 選択的に接続し、前記基板の第１の導電性ドープド領域（１１８）を第１の書込 線（１０２）に選択的に接続し、前記基板の第２の導電性ドープド領域（１１３ ）を第２の書込線（１０３）に選択的に接続するようにしたアクセス手段（１０ ４，１０６，１０７）と、前記第２の誘電体材料層（１１２）を通して一方向に 電荷を転送させるに適した前記第１と第２の書込線（１０２，１０３）間の第１ の相対的極性の電位を選択的に供給し、前記第２の誘電体材料層（１１２）を通 して他の方向に電荷を転送させるに適した前記第１と第２の書込線（１０２，１ ０３）間の第２の相対的極性の電位を選択的に供給する手段とを含むことを特徴 とする不揮発性メモリー・セル。 ２．前記アクセス手段の３選択接続（１０４，１０６，１０７）は同時に可能化 される請求の範囲１項記載の不揮発性メモリー・セル。 ３．前記第１及び第２の誘電体材料層（１１７，１１２）は同一組成及びほぼ同 一厚さてある請求の範囲２項記載の不揮発性メモリー・セル。 ４．前記電位を選択的に供給する手段によって発生した第１及び第２の相対的極 性は前記アクセス手段の可能化と同時に発生し、前記アクセス手段は３つの個々 の電界効果トランジスタ（１０４，１０６，１０７）を含む請求の範囲３項記載 の不揮発性メモリー・セル。 ５．ビット線（１０１）に電位を供給し、第３の領域を通して電荷導通の存否を 検出する手段を含む請求の範囲４項記載の不揮発性メモリー・セル。 ６．前記アクセス手段の電界効果トランジスタ（１０４，１０６，１０７）のゲ ート電極は共通に接続されて第１の行線（１０８）を形成し、前記基板の第４の 導電性ドープド領域は接地電位であり、前記第１の容量は約８：１の比で前記第 ２の容量を越える請求の範囲５項記載の不揮発性メモリー・セル。 ７．前記フローティング・ゲート電極（１１１）はドープド・ポリシリコンの第 １の導電性層である請求の範囲６項記載の不揮発性メモリー・セル。 ８．前記フローティング・ダート電極（１１１）は耐火性金属シリサイドを含む 第１の導電性層である請求の範囲６項記載の不揮発性メモリー・セル。 ９．前記第１及び第２の誘電体材料層（１１７，１１２）は約７〜１０＋１メー トル範囲の厚さを有する熱成長二酸化シリコンで形成される請求の範囲７項又は ８項記載の不揮発性メモリー・セル。 １０．複数の前記セルは行線として第１の行線（１０８）と接地電位の線とを有 し、列線としてビット線（１０１）と第１及び第２の書込線（１０２，１０３） とを有するマトリックス・アレイに構成される請求の範囲６項記載の不揮発性メ モリー・セル。