JPS6349865A

JPS6349865A - 初期設定方式

Info

Publication number: JPS6349865A
Application number: JP19343786A
Authority: JP
Inventors: Kazeo Sugiyama; 杉山　風夫
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-08-19
Filing date: 1986-08-19
Publication date: 1988-03-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕複数の機能単位を共通バスに接続して相互に情報の交換
を行い、当該ｇｔ置に要求される機能を発揮する装置に
おいて、共通バスに接続することから、装置における任
意の実装位置に任意の機能を持つ機能単位が実装された
時、この状態を一括管理する管理機能単位により、物理
構成に対応した論理アドレスを設定可能として、装置の
初期設定を円滑に実施し得るようにした。

〔産業上の利用分野〕

本発明は装置内の論理回路を各論理機能毎に分割して機
能単位を構成し、この機能単位を複数共通バスに接続し
た装置に係り、特にこの装置に電源を投入する度に初期
設定を円滑に実施し得る初期設定方式に関する。

計算機システムにおける入出力装置の制御装置は、入出
力装置の改良化或いは上位装置であるチャネルの高速化
に伴い、新しい入出力装置或いはチャネルが出現する度
に、それに適合する制御を行うことから、新しい入出力
制御装置を製造する必要があり、製造効率向上が求めら
れている。

このため複数の機能単位を共通バスに結合させ、これら
の機能単位の組み合わせにより、当該装置に求められる
機能を発揮するようにした入出力制御装置が用いられる
ようになってきた。

即ち、例えば新しい入出力装置が出現した時に、成る一
つの機能単位を再製造すれば良いという思想から、上記
機能単位の組み合わせで構成される入出力制御装置へと
変化する傾向にある。

この機能単位は物理的には例えば−枚のプリント板ユニ
ットで構成され、このプリント板ユニットを収容する例
えば棚に設けられたレールに沿って挿入されるようにな
っており、この棚のレールに対応して設けられたコネク
タに勘合して共通バスに結合している。

従って、各機能単位はどのレールに挿入されても動作可
能であることが要求される。このような状況下での各機
能単位の初期設定に付いては、各機能単位にプログラム
ローディングが必要な時、どのレールにどのような機能
を持った機能単位が挿入されているかを管理する管理機
能単位が必要であり、各機能単位の論理アドレスも物理
構成によって変化するものであるため、この論理アドレ
スも管理する必要がある。

〔従来の技術〕

従来技術として、例えばディスク制御装置では、その配
下にあるディスク装置の機器構成を調査する場合、物理
アドレスとディスク装置の形式とをデバイスインタフェ
ースを介して読取ることにより、機器構成テーブルを作
成するという技術があるが、ディスク装置の論理アドレ
スはディスク制御装置が与えるもので無（、外部（例え
ばオペレータ）から設定され、−旦設定された論理アド
レスは不変のものであった。

〔発明が解決しようとする問題点〕

機能単位の組み合わせで構成される装置を初期設定する
場合、各機能単位が例えばマイクロプログラムにより制
御される機能単位であるとすると、夫々の機能単位に対
する初期プログラムローディングが必要であるが、任意
のレールに任意の機能単位が挿入されるため、レールに
対応するコネクタには、どのような機能を持った機能単
位が勘合しているか不明である。

従って、何処のコネクタに勘合している機能単位には、
どのマイクロプログラムをコーディングすれば良いかを
管理する必要があるが、従来の技術では管理出来ないと
いう問題がある。

又、各機能単位の論理アドレスを外部から固定するよう
にすると、同じ形式の機能単位の物理的位置、即ち、レ
ール挿入位置を交換した場合、物理位置の順番と論理ア
ドレスの順番との対応性が無くなり、障害発生時に交換
する時、被交換機能単位を間違える可能性が高くなると
共に、論理アドレスを外部から設定する作業も工数を要
し、手作業であるため間違いの原因になるという問題が
ある。

〔問題点を解決するための手段〕第１図は本発明の原理ブロック図である。

第１図は共通バス１０に接続される複数の機能単位１，
２．−と、この機能単位１，２．・・−を管理する管理
機能単位３から構成される。機能単位ｌにはａ能単位の
物理アドレスを格納するレジスタ４、機能単位の形式を
格納するレジスタ５、機能単位の論理アドレスを格納す
るレジスタ６が設けられ、同様に機能単位２には機能単
位の物理アドレスを格納するレジスタ４、機能単位の形
式を格納するレジスタ５、機能単位の論理アドレスを格
納するレジスタ６が設けられている。

又管理機能単位３には各機能単位１．２．・−・のレジ
スタ４と５の内容を読取るためのレジスタアドレスを示
すアドレスレジスタ７と、各機能単位１．２．−のレジ
スタ４と５を読取った時の内容を格納するデータレジス
タ８と、上記動作を制御するプロセッサ９が設けられて
いる。

装置に電源が投入されると、管理機能単位３のプロセッ
サ９は装置構成を調べるため、各機能単位１．２．−・
・のレジスタ４と５のアドレスをアドレスレジスタ７に
セットする。

第３図はアドレス設定を説明する図である。

例えば棚１２に機能単位（Ｍｌ）がレール■に、機能単
位（Ｍ２）がレール■に、機能単位（？Ｉ３）がレール
■に、機能単位（Ｍ４）がレール■に、機能単位（Ｍ５
）がレール■に、機能単位（Ｍ６）がレール■に、機能
単位（Ｍｌ）がレール■に挿入されているとすると、ア
ドレスレジスタ７には上位ビットにレール番号■〜■が
、下位ビットにレジスタ４を指示するアドレスとレジス
タ５を指示するアドレスがセットされる。

即ち、機能単位（Ｍｌ）の場合レジスタ４のアドレスは
例えば■＋４となり、レジスタ５のアドレスは■＋５と
なる。

このレール番号■〜■は装置構成により一義的に決定さ
れるものであり、レジスタ４と５のアドレスも同様であ
るため、プロセッサ９は予め定められたプログラムによ
り、このアドレスをアドレスレジスタ７にセットするこ
とが可能である。

アドレスレジスタ７にセットされたアドレスにより、共
通バス１０を介して、各機能単位１．２゜−・−のレジ
スタ４と５から読汝られた値は、データレジスタ８を経
てプロセッサ９のメモリにテーブルとして格納される。

プロセッサ９は総ての機能単位のレジスタ４と５の内容
を読取ると、同じ形式の機能単位が幾つあるかを知るこ
とが出来る。従って、プロセッサ９は例えば同−形式の
機能単位毎に連続する番号で論理アドレスを決定し、こ
の論理アドレスを各機能単位１，２．−・・のレジスタ
６に格納する。従って、各機能単位１，２．−はこの論
理アドレスにより自己が呼び出されたことを検出する。

〔作用〕

プロセッサ９は電源投入時に、レジスタ４の内容が読取
れたことで、機能単位が実装されていることが分り、レ
ジスタ５の内容から機能単位の形式が判明するため、ど
のレールにどのような形式の機能単位が実装されている
かを認識することが可能となり、装置の電源を投入する
度に物理構成が変化しても、この変化に対応することが
出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図であ
る。

第２図は第１図機能単位１，２．−の詳細ブロック図で
ある。共通バス１０を経て、第１図に示す管理機能単位
３のアドレスレジスタ７が送出するアドレスが、レシー
バ１１を介してレジスタ４に入る。

本実施例の機能単位が、例えば第３図に示す機能単位（
Ｍ２）であるとすると、このアドレスは前記の如く■＋
４である。

レジスタ４は機能単位（Ｍ２）がレール■に挿入されて
いるため、このレール■に対応するコネクタに与えられ
た接点情報が格納される。例えば３個の接点が図示の如
く論理的に“０“１”Ｏ″と設定されているとすると、
０１０がレジスタ４に格納される。従って、０１０はレ
ール番号■を示し、且つ機能単位（Ｍ２）の物理アドレ
スを示す。

レジスタ４はアドレス■＋４、即ち０１０＋４がレシー
バ１１を経て入力した時イネーブルとなリ、この物理ア
ドレス０１０を共通バス１０に送出し、第１図に示すデ
ータレジスタ８に転送する。

第１図に示す管理機能単位３のプロセンサ９はレール■
に挿入されている機能単位が応答したことを知り、続い
てアドレスレジスタ７からアドレス■＋５を送出させる
。

レジスタ５には機能単位の形式により定まる固定値が、
端子Ａ）！ｃ経て予めセットされている。従って、共通
バスＩＯからレシーバ１１を経てアドレス■＋５がレジ
スタ５に入ると、レジスタ５はこのアドレス■＋５によ
りイネーブルとなり、セットされている固定値を共通バ
ス１０を介して、データレジスタ８に転送する。

プロセッサ９はこの固定値によりレール■に実装されて
いる機能単位（Ｍ２）の形式を知ることが出来る。この
ようにして、総ての機能単位のレジスタ４と５の内容を
読取ることで、プロセッサ９はどの形式の機能単位がど
のレール位置に実装されているか知ることが出来る。

そこで、プロセッサ９が設定した論理アドレスはレシー
バ１１を経て入るアドレス■＋６によりイネーブルとな
ったレジスタ６に、共通バス１０を経て書込まれ、以後
はこの論理アドレスにより機能単位（Ｍ２）は自己が呼
び出されたことを知る。

第４図は機能単位の実装位置と論理アドレスの関係を説
明する図である。

第４図（ａｌは第１図に示すプロセッサ９のメモリに作
成されたテーブルの一例であり、例えば、レール番号■
に機能単位の形式Ｍ　Ｔ　１が実装されると、この論理
アドレスがＡＯと与えられ、レール番号■に機能単位の
形式ＭＴ２が実装されると、この論理アドレスがＢＯと
与えられ、レール番号■に機能単位の形式ＭＴ３が実装
されると、この論理アドレスがＣＯと与えられ、レール
番号■に機能単位の形式Ｍ　Ｔ　４が実装されると、こ
の論理アドレスがＤＯと与えられ、レール番号■に機能
単位の形式ＭＴＩが実装されると、この論理アドレスが
Ａ１と与えられる状態を示す。

第４図（ｂ）は第４図（ａｌに示す機能単位の実装位置
が変更された場合を示す。即ち、レール番号■〜■に実
装された機能単位が入れ換わった場合で、レール番号■
に機能単位の形式ＭＴ３が入り、レール番号■に機能単
位の形式ＭＴ２が、レール番号■に機能単位の形式ＭＴ
１が、レール番号■に機能単位の形式ＭＴ４が入った時
、論理アドレスはレール番号■がＣＯ、レール番号■が
ＢＯ、レール番号■がＢＯ、レール番号■がＡ１、レー
ル番号■がＤＯと変更になる。

〔発明の効果〕

上記の如く、プロセッサ９は機能単位の実装位置が変更
になっても、電源投入時に論理アドレスを対応する機能
単位の形式に合わせて付与することが可能なため、装置
の物理構成を一括管理し、各機能単位に論理アドレスを
与えることが出来る。

これにより、機能単位の初期設定（例えば初期プログラ
ムローディング）を円滑に実行出来る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一実施例を示す回路のブロック図、第３図はアドレス設定を説明する図、第４図は機能単位の実装位置と論理アドレスの関係を説
明する図である。図において、１．２は機能単位、　　３は管理機能単位、４．５．６
はレジスタ、　　７はアドレスレジスタ、８はデータレ
ジスタ、９はプロセッサ、１０は共通バス、　　　１１
はレシーバ、１２は棚である。本発明の一実施例を示す回路のブロック２第　２　図

Claims

【特許請求の範囲】装置内の論理回路を各論理機能毎に分割して機能単位（
１）（２）とし、この機能単位（１）（２）を複数共通
バス（１０）に接続すると共に、この複数の機能単位（
１）（２）を管理する管理機能単位（３）を該共通バス
（１０）に接続して構成した装置において、該機能単位（１）（２）には装置に実装される物理的位
置により定まる物理アドレスを格納する第１のレジスタ
（４）と、機能別に定まる形式を格納する第２のレジス
タ（５）と、前記管理機能単位（３）から送出される論
理アドレスを格納する第３のレジスタ（６）を設け、前記管理機能単位（３）には該各機能単位（１）（２）
の第１及び第２のレジスタ（４）（５）を選択するため
のレジスタアドレスを送出するアドレスレジスタ（７）
と、該アドレスレジスタ（７）の送出するアドレスで読
取られた内容を格納するデータレジスタ（８）と、該各
機能単位（１）（２）の第１及び第２のレジスタ（４）
（５）のレジスタアドレスを該アドレスレジスタ（７）
にセットし、該データレジスタ（８）の内容から各機能
単位（１）（２）毎の論理アドレスを編集するプロセッ
サ（９）を設け、装置の電源を投入する度に該プロセッサ（９）がセット
するレジスタアドレスにより、前記各機能単位（１）（
２）の第１のレジスタ（４）の内容を読取って、所定の
位置に機能単位が実装されていることを確認し、第２の
レジスタ（５）の内容から機能単位の形式を知り、装置
の物理アドレスに対応して機能単位の形式毎に設定した
論理アドレスを前記機能単位（１）（２）の第３のレジ
スタ（６）に書込むことを特徴とする初期設定方式。