JPS6346733A - Cvd薄膜形成装置 - Google Patents
Cvd薄膜形成装置Info
- Publication number
- JPS6346733A JPS6346733A JP19144986A JP19144986A JPS6346733A JP S6346733 A JPS6346733 A JP S6346733A JP 19144986 A JP19144986 A JP 19144986A JP 19144986 A JP19144986 A JP 19144986A JP S6346733 A JPS6346733 A JP S6346733A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- wafers
- reactor
- section
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 24
- 235000012431 wafers Nutrition 0.000 claims abstract description 48
- 238000010926 purge Methods 0.000 claims abstract description 22
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 230000001788 irregular Effects 0.000 abstract description 4
- 238000005755 formation reaction Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 18
- 239000010408 film Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明はCVD薄膜形成装置に関する。更に詳細には、
本発明は膜付待機中のウェハが空気中の酸素により酸化
されることを防+L した構造を有するCVD薄膜形成
装置に関する。
本発明は膜付待機中のウェハが空気中の酸素により酸化
されることを防+L した構造を有するCVD薄膜形成
装置に関する。
[従来の技術]
薄膜の形成方法として、半導体工業において一般に広く
用いられているものの一つに、気相成長法(CVD:C
hemical vapourDepos i t
1on)がある。CVDとは、ガス伏物質を化学反応で
固体物質にし、基板上に堆積することをいう。
用いられているものの一つに、気相成長法(CVD:C
hemical vapourDepos i t
1on)がある。CVDとは、ガス伏物質を化学反応で
固体物質にし、基板上に堆積することをいう。
CVDの特徴は、成長しようとする薄膜の融点よりかな
り低い堆積温度で種々の薄膜が得られること、および、
成長した薄膜の純度が高り、SiやSi上の熱酸化膜1
−に成長した場合も電気的特性が安定であることで、広
く半導体表面のパッシベーション膜として利用されてい
る。
り低い堆積温度で種々の薄膜が得られること、および、
成長した薄膜の純度が高り、SiやSi上の熱酸化膜1
−に成長した場合も電気的特性が安定であることで、広
く半導体表面のパッシベーション膜として利用されてい
る。
CVDによる薄膜形成は、例えば、500°C程度に加
熱したウェハに反応ガス(例えばSiH4+02.また
はS iHq+PHJ +02 )を供給して行われる
。」−記の反応ガスはN2ガスをキャリヤとして反応炉
(ベルジャ)内のウェハに吹きつけられ、該ウェハの表
面に例えば、SiO2あるいはフォスフオシリケードガ
ラス(PSG)の薄膜を形成する。また、5i02とP
SGとの2相成膜が行われることもある。
熱したウェハに反応ガス(例えばSiH4+02.また
はS iHq+PHJ +02 )を供給して行われる
。」−記の反応ガスはN2ガスをキャリヤとして反応炉
(ベルジャ)内のウェハに吹きつけられ、該ウェハの表
面に例えば、SiO2あるいはフォスフオシリケードガ
ラス(PSG)の薄膜を形成する。また、5i02とP
SGとの2相成膜が行われることもある。
この上うなCVDによる薄膜形成操作を行うために従来
から用いられている装置は例えば、反応炉(ベルジャ)
の内部に回転駆動可能、または自公転可能な円盤状のウ
ェハ載置台またはサセプタを設置すると共に上記ウェハ
a置台の上に被加工物であるウェハを供給し、成膜処理
の済んだウェハを搬出するローダ/アンローダ部を設け
て構成されている。
から用いられている装置は例えば、反応炉(ベルジャ)
の内部に回転駆動可能、または自公転可能な円盤状のウ
ェハ載置台またはサセプタを設置すると共に上記ウェハ
a置台の上に被加工物であるウェハを供給し、成膜処理
の済んだウェハを搬出するローダ/アンローダ部を設け
て構成されている。
[発明が解決しようとする問題点コ
ウエハを反応炉内に搬入するためにゲート部を開扉する
と大気中の酸素が反応炉内に侵入する。
と大気中の酸素が反応炉内に侵入する。
反応炉の内部は成膜反応を行うために高温(約500°
C)に維持されているので、侵入した人気中の酸素によ
りウェハの表面が不規則に酸化される。
C)に維持されているので、侵入した人気中の酸素によ
りウェハの表面が不規則に酸化される。
このように、ウェハの表面が不規則に酸化されると正常
な成膜処理がUjげられる。例えば、所望の酸化膜が生
成されなかったり、あるいは膜厚が不均一となる。
な成膜処理がUjげられる。例えば、所望の酸化膜が生
成されなかったり、あるいは膜厚が不均一となる。
その結果、このウェハから製造された゛16導体素子の
性能が設計性能から逸脱し、思わぬトラブルを起こす原
因にもなりかねない。
性能が設計性能から逸脱し、思わぬトラブルを起こす原
因にもなりかねない。
従って、ウェハ表面の不規則な酸化は半導体素子の製造
歩留りを著しく低fさせる。
歩留りを著しく低fさせる。
[発明の目的コ
従って、本発明の目的はウェハ表面が大気中の酸素によ
り不規則な酸化を受けることを防止したCVD薄膜形成
装置を提供することである。
り不規則な酸化を受けることを防止したCVD薄膜形成
装置を提供することである。
[問題点を解決するための手段]
前記の問題点を解決し、あわせて本発明の[1的を達成
するための手段として、この発明は、バッファカートリ
ッジを有するローダ部により反応炉内にウェハを供給し
、アンローダ部により搬出することからなるCVD薄膜
形成装置において、反応炉に密閉構造のN2パージ室が
接続されており、このN2パージ室内にローダ部および
アンローダ部が配置されており、前記N2パージ室は、
反応炉との接続部に第1ゲート部を、この第1ゲート部
と反対側に第2ゲート都を有し、史にN2ガスの供給お
よび排出機構を有することを特徴とするCVD薄膜形成
装置を提供する。
するための手段として、この発明は、バッファカートリ
ッジを有するローダ部により反応炉内にウェハを供給し
、アンローダ部により搬出することからなるCVD薄膜
形成装置において、反応炉に密閉構造のN2パージ室が
接続されており、このN2パージ室内にローダ部および
アンローダ部が配置されており、前記N2パージ室は、
反応炉との接続部に第1ゲート部を、この第1ゲート部
と反対側に第2ゲート都を有し、史にN2ガスの供給お
よび排出機構を有することを特徴とするCVD薄膜形成
装置を提供する。
[作用]
前記のように、本発明のCVD薄膜形成装置においては
、ウェハの酸化を防ぐために反応炉に密閉構造のN2パ
ージ室が接続されている。
、ウェハの酸化を防ぐために反応炉に密閉構造のN2パ
ージ室が接続されている。
成膜処理前の未処理ウェハをN2パージ室に収容したら
、室内にN2ガスを送太し、室内の空気をパージする。
、室内にN2ガスを送太し、室内の空気をパージする。
室内がほぼ完全にN2ガスで置換されたら反応炉のゲー
ト部を開扉する。すると、反応炉内に侵入するのは不活
性なN2ガスなので、ウェハの表面が不規則な酸化を受
けることは殆どなくなる。
ト部を開扉する。すると、反応炉内に侵入するのは不活
性なN2ガスなので、ウェハの表面が不規則な酸化を受
けることは殆どなくなる。
その結果、ウェハに設計通りのCV D膜を成膜させる
ことができる。か(して、゛ト導体素子の製造歩留りを
向[−させることができる。
ことができる。か(して、゛ト導体素子の製造歩留りを
向[−させることができる。
[実施例]
以ド、図面を参照しながら本発明の実施例について史に
詳細に説明する。
詳細に説明する。
第1図は本発明のCV I)薄膜形成装置の概念的な平
面断面図である。
面断面図である。
第1図に示されるように、本発明のCV I)薄膜形成
装置1は、反応炉10と、これに接続された密閉構造の
N2パージ室20とを有する。
装置1は、反応炉10と、これに接続された密閉構造の
N2パージ室20とを有する。
反応炉10とN2パージ室20との接続箇所には第1ゲ
ート部12が配置されている。この第1ゲート部12に
正対して、N2パージ室20の後部側に第2ゲート部2
2が配設されている。
ート部12が配置されている。この第1ゲート部12に
正対して、N2パージ室20の後部側に第2ゲート部2
2が配設されている。
ゲート自体の構造および/または開閉機構は当業者に公
知である。第1ゲート部12と第2ゲート部22は両方
が同時に開扉されることはない。
知である。第1ゲート部12と第2ゲート部22は両方
が同時に開扉されることはない。
第2ゲート部の閉扉に先立って第1ゲート部が開扉され
ることもない。第1ゲート部は常に第2ゲート部が閉扉
され、室内の残留空気がN2ガスでパージあるいは置換
された後から開扉される。
ることもない。第1ゲート部は常に第2ゲート部が閉扉
され、室内の残留空気がN2ガスでパージあるいは置換
された後から開扉される。
N2パージ室20にはN2ガス供給手段24および排気
手段26が配設されている。供給手段およびt、II°
気手段の具体的な配設個数は本発明の必須数件ではない
。従って、各手段は各々少なくとも1個配設されていれ
ばよい。N2ガス供給手段24はガスの供給を止めるた
めの開閉弁28を具備している。同様に、排気手段にも
排気を止めるための開閉弁30を配設できる。
手段26が配設されている。供給手段およびt、II°
気手段の具体的な配設個数は本発明の必須数件ではない
。従って、各手段は各々少なくとも1個配設されていれ
ばよい。N2ガス供給手段24はガスの供給を止めるた
めの開閉弁28を具備している。同様に、排気手段にも
排気を止めるための開閉弁30を配設できる。
N2パージ室20の内部にはローダ部32とアンローダ
部34が配置されている。また、ローダ部およびアンロ
ーダ部の第2ゲート寄りの位置にバッファカートリッジ
36aおよび38bが配置されている。
部34が配置されている。また、ローダ部およびアンロ
ーダ部の第2ゲート寄りの位置にバッファカートリッジ
36aおよび38bが配置されている。
次に、本発明のCVD薄膜形成装置の反応炉ヘウエハを
搬入し、成膜済みのウェハを搬出する具体的動作につい
て説明する。
搬入し、成膜済みのウェハを搬出する具体的動作につい
て説明する。
所定枚数のウェハ14を有するローダ側カートリッジ4
0aを第2ゲート部前に待機させる。第2ゲート部22
を開扉し、ローダ側カートリッジ40aより室内のロー
ダ側バッファカートリッジ36aヘウエハを供給する。
0aを第2ゲート部前に待機させる。第2ゲート部22
を開扉し、ローダ側カートリッジ40aより室内のロー
ダ側バッファカートリッジ36aヘウエハを供給する。
ウェハの移送が完了したら第2ゲート部22を閉扉する
。ついで、N2ガス供給手段24の開閉弁28を開いて
室内にN2ガスを送入する。これと同時に、排気手段2
6の開閉弁30を開き、室内に残留している空気を室外
にパージする。
。ついで、N2ガス供給手段24の開閉弁28を開いて
室内にN2ガスを送入する。これと同時に、排気手段2
6の開閉弁30を開き、室内に残留している空気を室外
にパージする。
室内の雰囲気がほぼN2ガスにより置換されたら、第1
ゲート部12を開扉する。それと同時に、ローダ側バッ
ファカートリッジ38aからローダ部32により反応炉
内ヘウエハを搬入する。
ゲート部12を開扉する。それと同時に、ローダ側バッ
ファカートリッジ38aからローダ部32により反応炉
内ヘウエハを搬入する。
全てのウェハが反応炉内に搬入されたら第1ゲート部1
2を閉扉する。そして、炉内でウェハ表面への成膜反応
処理を開始させる。
2を閉扉する。そして、炉内でウェハ表面への成膜反応
処理を開始させる。
成膜反応処理が終了したら、第1ゲート部12を開扉し
、炉内の成膜済みウェハをアンローダ部34によりアン
ローダ側バッファカートリッジ36bに収納する。
、炉内の成膜済みウェハをアンローダ部34によりアン
ローダ側バッファカートリッジ36bに収納する。
成膜済みウェハが全てアンローダ側バンファカートリッ
ジ3θbに収納されたら、第1ゲート部は閉扉され、次
いで第2ゲート部22が開促し、アンローダ側バッファ
カートリッジ38bから、第2ゲート部前に待機してい
たアンローダ側カートリッジ40bに移し替える。
ジ3θbに収納されたら、第1ゲート部は閉扉され、次
いで第2ゲート部22が開促し、アンローダ側バッファ
カートリッジ38bから、第2ゲート部前に待機してい
たアンローダ側カートリッジ40bに移し替える。
以−1−で1バツチの動作が終了する。2バッチ以]一
連続的に成膜処理する場合には、成膜済みウェハをN2
パージ室から出す際に、同時に未処理ウェハを室内へ搬
入し、そして、反応炉から成膜済みウェハをアンローダ
部により炉外へ搬出する際に同時に、未処理ウェハをロ
ーダ部により炉内へ搬入する。
連続的に成膜処理する場合には、成膜済みウェハをN2
パージ室から出す際に、同時に未処理ウェハを室内へ搬
入し、そして、反応炉から成膜済みウェハをアンローダ
部により炉外へ搬出する際に同時に、未処理ウェハをロ
ーダ部により炉内へ搬入する。
前記のように、第1ゲート部12が開扉されているとき
は必ず第2ゲート部は閉扉されており、また、その際の
パージ室内の雰囲気は不活性ガスで満たされている。そ
の結果、反応炉内へ人気中の酸素が侵入する可能性は殆
どない。かくして、所望の設計性能を有する1へ導体素
子を高い製造歩留りで製造することができる。
は必ず第2ゲート部は閉扉されており、また、その際の
パージ室内の雰囲気は不活性ガスで満たされている。そ
の結果、反応炉内へ人気中の酸素が侵入する可能性は殆
どない。かくして、所望の設計性能を有する1へ導体素
子を高い製造歩留りで製造することができる。
[発明の効果コ
以に説明したように、本発明のCV l)薄膜形成装置
2!においては、ウェハの酸化を防ぐために反応炉に密
閉構造のN2パージ室が接続されている。
2!においては、ウェハの酸化を防ぐために反応炉に密
閉構造のN2パージ室が接続されている。
成膜処理前の未処理ウェハをN2パージ室に収容したら
、室内にN2ガスを送入し、室内の空気をパージする。
、室内にN2ガスを送入し、室内の空気をパージする。
室内がほぼ完全にN2ガスで置換されたら反応炉のゲー
ト部を開扉する。すると、反応炉内に侵入するのはN2
ガスなので、ウェハの表面が不規則な酸化を受けること
は殆どなくなる。
ト部を開扉する。すると、反応炉内に侵入するのはN2
ガスなので、ウェハの表面が不規則な酸化を受けること
は殆どなくなる。
その結果、ウェハに設計通りのCVD膜を成膜させるこ
とができる。かくして、′ヒ導体素子の製造歩留りを向
上させることができる。
とができる。かくして、′ヒ導体素子の製造歩留りを向
上させることができる。
第1図は本発明のCV I)薄膜形成装置の概念的な平
面断面図である。 l・・・CVD薄膜形成装置、10・・・反応炉、12
・・・第1’−)都、14・・・ウェハ、20・・・N
2パージ室、22・・・第2ゲート部、24・・・N2
ガス供給手段、26・・・υ1気手段、28および30
・・・開閉弁。 32・・・ローダ部、34・・・アンローダ部、36a
・・・o−’/側バッファカートリッジ、36b・・・
アンロー4(111バツフrカートリツジ、40a・・
・ロータ側カートリッジ、40b・・・アンローダ側カ
ートリッジ
面断面図である。 l・・・CVD薄膜形成装置、10・・・反応炉、12
・・・第1’−)都、14・・・ウェハ、20・・・N
2パージ室、22・・・第2ゲート部、24・・・N2
ガス供給手段、26・・・υ1気手段、28および30
・・・開閉弁。 32・・・ローダ部、34・・・アンローダ部、36a
・・・o−’/側バッファカートリッジ、36b・・・
アンロー4(111バツフrカートリツジ、40a・・
・ロータ側カートリッジ、40b・・・アンローダ側カ
ートリッジ
Claims (3)
- (1)バッファカートリッジを有するローダ部により反
応炉内にウェハを供給し、アンローダ部により搬出する
ことからなるCVD薄膜形成装置において、反応炉に密
閉構造のN_2パージ室が接続されており、このN_2
パージ室内にローダ部およびアンローダ部が配置されて
おり、前記N_2パージ室は、反応炉との接続部に第1
ゲート部を、この第1ゲート部と反対側に第2ゲート部
を有し、更にN_2ガスの供給および排出機構を有する
ことを特徴とするCVD薄膜形成装置。 - (2)第1ゲート部と第2ゲート部とが同時に開扉され
ることはない特許請求の範囲第1項に記載のCVD薄膜
形成装置。 - (3)反応炉は自公転方式の常圧型CVD反応炉である
ことを特徴とする特許請求の範囲第1項に記載のCVD
薄膜形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19144986A JPS6346733A (ja) | 1986-08-15 | 1986-08-15 | Cvd薄膜形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19144986A JPS6346733A (ja) | 1986-08-15 | 1986-08-15 | Cvd薄膜形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6346733A true JPS6346733A (ja) | 1988-02-27 |
Family
ID=16274811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19144986A Pending JPS6346733A (ja) | 1986-08-15 | 1986-08-15 | Cvd薄膜形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6346733A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6173334A (ja) * | 1984-09-19 | 1986-04-15 | Hitachi Ltd | 処理装置 |
-
1986
- 1986-08-15 JP JP19144986A patent/JPS6346733A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6173334A (ja) * | 1984-09-19 | 1986-04-15 | Hitachi Ltd | 処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6911112B2 (en) | Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices | |
US7198447B2 (en) | Semiconductor device producing apparatus and producing method of semiconductor device | |
TW202002128A (zh) | 基底處理系統 | |
JP3258885B2 (ja) | 成膜処理装置 | |
US20220341041A1 (en) | Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium | |
KR100709801B1 (ko) | 프리코트막의 형성방법, 성막장치의 아이들링 방법,재치대 구조, 성막장치 및 성막방법 | |
JP2001144033A (ja) | プリコート膜の形成方法、成膜装置のアイドリング方法、載置台構造及び成膜装置 | |
JP2003077863A (ja) | Cvd成膜方法 | |
WO2001061736A1 (fr) | Procede de traitement d'une plaquette | |
US7211514B2 (en) | Heat-processing method for semiconductor process under a vacuum pressure | |
US6514869B2 (en) | Method for use in manufacturing a semiconductor device | |
JP2002100574A (ja) | 基板処理装置 | |
JPS6346733A (ja) | Cvd薄膜形成装置 | |
JP2007165475A (ja) | 基板処理装置 | |
US6531415B1 (en) | Silicon nitride furnace tube low temperature cycle purge for attenuated particle formation | |
JPS63266072A (ja) | 気相反応装置 | |
WO2024070685A1 (ja) | 成膜方法、成膜装置、および成膜システム | |
JP2579166B2 (ja) | プラズマcvd装置および成膜方法 | |
JPS62214177A (ja) | 気相反応装置 | |
JPS62133075A (ja) | Cvd薄膜形成装置 | |
JP2001007117A (ja) | 処理装置及び処理方法 | |
JP2001102313A (ja) | 基板処理装置及び基板処理方法 | |
JP2003100731A (ja) | 半導体装置の製造方法 | |
JP2000306903A (ja) | 基板処理装置 | |
JP2004095940A (ja) | 半導体装置の製造方法 |