JPS634631B2 - - Google Patents

Info

Publication number
JPS634631B2
JPS634631B2 JP58020700A JP2070083A JPS634631B2 JP S634631 B2 JPS634631 B2 JP S634631B2 JP 58020700 A JP58020700 A JP 58020700A JP 2070083 A JP2070083 A JP 2070083A JP S634631 B2 JPS634631 B2 JP S634631B2
Authority
JP
Japan
Prior art keywords
film
sputtering
thin film
bias
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58020700A
Other languages
English (en)
Other versions
JPS59145785A (ja
Inventor
Yasuhiko Nakayama
Kunju Sumita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58020700A priority Critical patent/JPS59145785A/ja
Publication of JPS59145785A publication Critical patent/JPS59145785A/ja
Publication of JPS634631B2 publication Critical patent/JPS634631B2/ja
Granted legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Magnetic Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜電子材料を製造するスパツタリン
グ装置に関するものである。
従来例の構成とその問題点 近年電子材料技術の発展と共に、薄膜化した機
能材料を要求されることが多い。この要求に対し
真空槽を用いた蒸着、イオンプレーテイング、ス
パツタリングなどの方法が用いられている。
スパツタリングはその附着膜強度の大きいこ
と、廻り込み効果があつて均一厚み膜が得られる
などで、導電性、非導電性膜を得る有力な方法と
して広く用いられているが、最近スパツタリング
法により磁性材料、誘電材料の結晶性を制御しな
がら積層させる方法としてバツフア印加法が用い
られている。第1図は一般的なスパツタリング装
置の概略図である。真空槽1は真空引口2によつ
て高真空又は任意ガス雰囲気に保たれ、ターゲツ
ト電極3上に置かれたターゲツト材料(被着母材
料)4は対陰極5上に置かれた試料基体6上にガ
スプラズマのスパツタリングによつて飛散積層す
る。通常ターゲツト電極3と対陰極5の間に交流
又は直流のスパツタリング電圧が印加され薄膜
(図示せず)が形成される。7はスパツタリング
電源であり、9はこの対陰極電極5(普通真空槽
1の外体と連結してアースされている)とアース
8間に正又は負のバイアス電界を印加するバイア
ス電源であり、積層膜の結晶配向性や粒子径状を
任意に制御できる特長を持つている。
しかしながら、この印加方法では、積層膜の全
領域を均一な性質にすることが困難であつて、特
に基板6が絶縁体の場合に絶縁体基板6を介して
電位を与える構造であるために表面電圧を均一に
することが困難で均一な積層膜が得られない欠点
があつた。
発明の目的 本発明は従来の上記欠点を解消するもので、絶
縁基板上に均一な積層膜が得られるようにしたス
パツタ装置の提供を目的とするものである。
発明の構成 本発明は上記目的を達成するもので、ターゲツ
トからのスパツタリングにより絶縁基板上に導電
性薄膜を形成させる構成を有し、前記ターゲツト
と導電性薄膜との間にバイアス電圧を印加するバ
イアス印加手段を備え、前記バイアス印加手段の
一方の電極と導電性薄膜とを電気的に接続させた
ことを特徴とするスパツタリング装置を提供する
ものである。
実施例の説明 スパツタリングで薄膜を得る際、バツチ処理で
1回のスパツタリングで1枚の薄膜を得る場合の
実施例を第2図に示す。
図中ターゲツト電極3、ターゲツト材料4、対
陰極電極5、絶縁基体6の構成は従来と同様であ
る。バイアス電圧は電源9から導線を通して真空
槽1中に導かれ、基体6上に加圧接着する端子電
極10に印加されている。この場合積層導電金属
薄膜としてGdCo合金、GdTbFe合金、CoCr合金
等を用い、バイアス印加電極端子10を基体6の
上に加圧接着しながらスパツタリングを行つた。
スパツタリングが開始されると、時間の経過とと
もに導電金属膜11が基体6に積層されるが、バ
イアス端子電極10の上にも被着しているので、
バイアス電位は基体6表面上に全面均一に同電位
で与えられることになる。この結果、膜面上の場
所間の結晶性の不均一さが無くなり、電子材料と
して使用する際、歩留りも向上し、特性向上と共
に大変良い効果を生むことになる。
本実施例において装置は円筒状真空槽1であ
り、対陰極5も径10cmの円板を使用した。積層し
たGdCo,CoCr膜のC軸配向度をX線回折で求
め、径方向の距離の関数として図示したのが第3
図である。図中で、従来方法のバイアス印加で行
つた場合の配向度分布を実線イに示す。本実施例
のように積層した金属膜に直接バイアス電圧を約
−50V与えた場合の配向度分布を点線ロに示す。
本実施例による方が面内の安定性に秀れ、又配向
性も全面に良くなつたのがわかる。
高分子フイルムの連続体の上に同様なCoCr,
GdCo膜を積層する場合の本発明の第2の実施例
を第4図に示す。真空槽1の中は真空引口2に接
続するポンプで高真空に保たれ、内部にベース高
分子フイルムの原料を巻いたリール12と、スパ
ツタリング膜被着フイルムを巻取るリール16が
装着される。ベースフイルム6は送りガイド13
を通つてクーリングキヤン14に巻きつき、スパ
ツタリングターゲツト電極3上に設けられたター
ゲツト材料4からスパツタリングにより金属層1
1が被着する。金属膜のついたフイルムはガイド
ローラ15を通つて巻取リール16に入る。この
際送りガイドローラ15の表面と、中心軸の装置
本体と連結する部分は非導電性物質により電気的
に絶縁されている。膜形成中にバイアス電源9か
ら印加される電位は、ガイドローラ15の表面の
導電性膜に接触加圧している電極端子10より与
えられる。本装置を用いると、積層した金属薄膜
に直接負電位−50Vを与えながら連続にスパツタ
リング膜形成を行なうことができ、実用生産機と
しての利用価値は高いものでである。本装置によ
る形成膜のC軸配向度の走行幅方向への分布につ
いては、第3図の例で見たのと同様に本実施例に
よる膜の方が配向度が高く、その分布も均一であ
つた。
発明の効果 本発明は、絶縁体基体の上に導電金属膜をスパ
ツタリング形成する際に、バイアス電位を直接、
積層された膜を通じて与えるようにしたもので、
電位の面方向への不均一を消滅されることになり
結果として膜特性の面方向の均一度を高めること
になり、又その特性向上の効果自体も高めること
ができる効果を生ずる。
また本発明をフイルムのような長尺巻取り装置
中に採用することにより、均質は良好性の金属薄
膜を連続スパツタリング生産することができる。
【図面の簡単な説明】
第1図は従来のスパツタリング装置の概略構成
図、第2図は本発明の第1の実施例であるスパツ
タリング装置の概略構成図、第3図は生成膜の表
面方向のC軸配向分布を示す図、第4図は本発明
の第2の実施例であるスパツタリング装置の概略
構成図である。 1…真空槽、2…真空引口、3…ターゲツト電
極、4…ターゲツト材料、5…対陰極電極板、6
…絶縁基体、7…スパツタリング電源、8…アー
ス、9…バイアス電源、10…バイアス電極の端
子、11…被着形成金属薄膜、12…原料フイイ
ルム送り出しリール、13,15…表面と中心軸
が電気的に絶縁されたガイドローラ、14…クー
リングキヤン、16…フイルム巻取りリール。

Claims (1)

    【特許請求の範囲】
  1. 1 ターゲツトからのスパツタリングにより絶縁
    基板上に導電性薄膜を形成させる構成を有し、前
    記ターゲツトと導電性薄膜との間にバイアス電圧
    を印加するバイアス印加手段を備え、前記バイア
    ス印加手段の一方の電極と導電性薄膜とを電気的
    に接続させたことを特徴とするスパツタリング装
    置。
JP58020700A 1983-02-10 1983-02-10 スパツタリング装置 Granted JPS59145785A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58020700A JPS59145785A (ja) 1983-02-10 1983-02-10 スパツタリング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58020700A JPS59145785A (ja) 1983-02-10 1983-02-10 スパツタリング装置

Publications (2)

Publication Number Publication Date
JPS59145785A JPS59145785A (ja) 1984-08-21
JPS634631B2 true JPS634631B2 (ja) 1988-01-29

Family

ID=12034422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58020700A Granted JPS59145785A (ja) 1983-02-10 1983-02-10 スパツタリング装置

Country Status (1)

Country Link
JP (1) JPS59145785A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522031Y2 (ja) * 1988-10-07 1993-06-07

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522031Y2 (ja) * 1988-10-07 1993-06-07

Also Published As

Publication number Publication date
JPS59145785A (ja) 1984-08-21

Similar Documents

Publication Publication Date Title
EP0478010B1 (en) Process for producing a continuous web of an electrically insulated metallic substrate
US6312524B1 (en) Plasma CVD apparatus
EP0046090B1 (en) Process fpr producing a magnetic recording medium
EP0035870B1 (en) Method of producing a magnetic recording medium
JP2003041371A (ja) 電子サイクロトロン共鳴を利用した常温化学蒸着システム及びこれを利用した複合金属膜の製造方法
JPH04259374A (ja) 蒸着装置
JPS634631B2 (ja)
EP0035894A1 (en) Process for producing a magnetic recording medium
EP0678894A1 (en) Plasma processing apparatus
JPS61240436A (ja) 磁気記録媒体の製造方法
JP2004197207A (ja) 薄膜形成装置
JPS5850419B2 (ja) 圧電性薄膜の製造方法
JPH0711424A (ja) 有機焦電・圧電体の製造方法およびその製造装置
JPH1192968A (ja) ドライエッチング装置とプラズマ化学的気相堆積装置
EP0190888A2 (en) Electrical component
JPH05163575A (ja) 薄膜の形成方法
JPH04219301A (ja) 酸化物超伝導薄膜の作製方法
JPH04165063A (ja) コンデンサ―用金属化ポリプロピレンフィルムの製造方法
JPS6091629A (ja) プラズマ気相成長装置
JP3172384B2 (ja) 硬質炭素被膜形成装置及びこれを用いた被膜形成方法
JPS59129944A (ja) 磁気記録媒体の製造方法及び磁気記録媒体の製造装置
JPS5991130A (ja) 高分子基板の表面処理方法
JPS5812134A (ja) 磁気記録媒体の製造方法
JPH0250958A (ja) スパッタリング法による成膜装置
JPS59124939A (ja) 巻取蒸着方法