JPS6346036A - 伝送線路の終端方式 - Google Patents
伝送線路の終端方式Info
- Publication number
- JPS6346036A JPS6346036A JP61189872A JP18987286A JPS6346036A JP S6346036 A JPS6346036 A JP S6346036A JP 61189872 A JP61189872 A JP 61189872A JP 18987286 A JP18987286 A JP 18987286A JP S6346036 A JPS6346036 A JP S6346036A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- clock signal
- zener diode
- signal
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 abstract description 3
- 230000008054 signal transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は電子計算機システムにおける伝送線路の終端方
式に関する。
式に関する。
電子計算機システムを構成する複数の構成要素間で信号
の送受信を行うインタフェース伝送線路において、伝送
線路上の信号の反射現象を抑制するための終端方式とし
て、一般に以下に示す２つの回路が知られている。 第１の方式の例を第２図に示す。第２図においてＤＶは
ドライバ、ＲＶはレシーバ、Ｒ１１，Ｒ１２は分圧終端
抵抗、Ｌｌ、Ｌ２〜Ｌｎは伝送線路を伝送線路の特性イ
ンピーダンスＲωを等しい値に伝送線路の動作電圧とし
て供給する方式である。 しかし、この方式には、ドライバＤＶの出力がＯ欠点が
ある。 第２の方式の例を第３図に示す。この第２の方式はドラ
イバＤＶの出力がＯＦＦのときは、電流が流れないよう
にして消費電力を少な（する方式である。第２図におい
てＤＶはドライバ、ＲＶはレシーバ、Ｒは終端抵抗、Ｚ
Ｄはツェナーダイオ−ド、Ｃはコンデンサ、Ｌｌ、Ｌ２
．Ｌ３〜Ｌｎは伝送線路を示している。この第２の方式
は、終端抵抗Ｒと伝送線路の特性インピーダンスＲωを
等しい値にすることにより反射現象を抑制すると共に、
電源電圧からツェナーダイオードＺＤのツェナー電圧Ｖ
ｚを引いた電圧（Ｖｃｃ Ｖｚ）を伝送線路の動作電
圧として供給する方式である。しかし、この方式には、
ある伝送線路の状態変化が他の伝送線路にも影響し、誤
伝送が発生する可能性があるという欠点がある。例えば
、伝送線路Ｌ１のドライバがＯＦＦからＯＮに変化する
と、ツェナーダイオードＺＤに流れる電流は伝送線路Ｌ
１に流れ込む分だけ変化する。一般にツェナーダイオー
ドは流れる電流により、ツェナー電圧Ｖｚが変化するの
で、伝送線路Ｌ１の状態が変化することにより、伝送線
路の動作電圧（Ｖｃｃ−Ｖｚ）が変化し、他の伝送線路
に影響をあたえる。同期方式のインタフェースにおいて
、同期化のためのクロック信号に前記した影響によりハ
ザードなどが生じた場合、インタフェース回路が誤動作
することがある。
の送受信を行うインタフェース伝送線路において、伝送
線路上の信号の反射現象を抑制するための終端方式とし
て、一般に以下に示す２つの回路が知られている。 第１の方式の例を第２図に示す。第２図においてＤＶは
ドライバ、ＲＶはレシーバ、Ｒ１１，Ｒ１２は分圧終端
抵抗、Ｌｌ、Ｌ２〜Ｌｎは伝送線路を伝送線路の特性イ
ンピーダンスＲωを等しい値に伝送線路の動作電圧とし
て供給する方式である。 しかし、この方式には、ドライバＤＶの出力がＯ欠点が
ある。 第２の方式の例を第３図に示す。この第２の方式はドラ
イバＤＶの出力がＯＦＦのときは、電流が流れないよう
にして消費電力を少な（する方式である。第２図におい
てＤＶはドライバ、ＲＶはレシーバ、Ｒは終端抵抗、Ｚ
Ｄはツェナーダイオ−ド、Ｃはコンデンサ、Ｌｌ、Ｌ２
．Ｌ３〜Ｌｎは伝送線路を示している。この第２の方式
は、終端抵抗Ｒと伝送線路の特性インピーダンスＲωを
等しい値にすることにより反射現象を抑制すると共に、
電源電圧からツェナーダイオードＺＤのツェナー電圧Ｖ
ｚを引いた電圧（Ｖｃｃ Ｖｚ）を伝送線路の動作電
圧として供給する方式である。しかし、この方式には、
ある伝送線路の状態変化が他の伝送線路にも影響し、誤
伝送が発生する可能性があるという欠点がある。例えば
、伝送線路Ｌ１のドライバがＯＦＦからＯＮに変化する
と、ツェナーダイオードＺＤに流れる電流は伝送線路Ｌ
１に流れ込む分だけ変化する。一般にツェナーダイオー
ドは流れる電流により、ツェナー電圧Ｖｚが変化するの
で、伝送線路Ｌ１の状態が変化することにより、伝送線
路の動作電圧（Ｖｃｃ−Ｖｚ）が変化し、他の伝送線路
に影響をあたえる。同期方式のインタフェースにおいて
、同期化のためのクロック信号に前記した影響によりハ
ザードなどが生じた場合、インタフェース回路が誤動作
することがある。
本発明は前記実情に鑑みなされたもので、確実に信号の
送受信ができ、かつ電力消費の少ない伝送線路の終端方
式を提供することを目的とする。
送受信ができ、かつ電力消費の少ない伝送線路の終端方
式を提供することを目的とする。
本発明は、伝送線路の終端抵抗にツェナーダイオードを
介して動作電源を供給する回路構成の終端回路において
、インタフェース回路の同期化用クロック信号の伝送線
路のツェナーダイオードと、その他の伝送線路用のツェ
ナーダイオードを分離することにより、クロック信号が
他の信号の影響を受けないようにする終端方式を実現す
るものである。
介して動作電源を供給する回路構成の終端回路において
、インタフェース回路の同期化用クロック信号の伝送線
路のツェナーダイオードと、その他の伝送線路用のツェ
ナーダイオードを分離することにより、クロック信号が
他の信号の影響を受けないようにする終端方式を実現す
るものである。
本発明による伝送線路の終端方式の実施例を第１図に示
す。第１図においてＤＶはドライバ、ＲＶはレシーバ、
Ｒは終端抵抗、ＺＤｌはクロック信号用ツェナーダイオ
ード、ＺＤ２はクロック信号以外の信号用ツェナーダイ
オード、ＣＩ、Ｃ２はコンデンサ、ＬＣはクロック信号
の伝送線路、Ｌｌ、Ｌ２〜Ｌｎはクロック信号以外の伝
送線路を示している。 第１図においてはクロック信号用伝送線路の終端抵抗と
接続のツェナーダイオードＺＤＩをクロック信号専用と
し、ツェナーダイオードＺＤ２をクロック信号以外の伝
送線路共用とすることにより、伝送線路Ｌ１〜Ｌｎのド
ライバーがＯＦＦからＯＮに変化してツェナーダイオー
ドＺＤ２に流れる電流が変化した場合でもクロック信号
用伝送線路ＬＣの状態が変化することはない。
す。第１図においてＤＶはドライバ、ＲＶはレシーバ、
Ｒは終端抵抗、ＺＤｌはクロック信号用ツェナーダイオ
ード、ＺＤ２はクロック信号以外の信号用ツェナーダイ
オード、ＣＩ、Ｃ２はコンデンサ、ＬＣはクロック信号
の伝送線路、Ｌｌ、Ｌ２〜Ｌｎはクロック信号以外の伝
送線路を示している。 第１図においてはクロック信号用伝送線路の終端抵抗と
接続のツェナーダイオードＺＤＩをクロック信号専用と
し、ツェナーダイオードＺＤ２をクロック信号以外の伝
送線路共用とすることにより、伝送線路Ｌ１〜Ｌｎのド
ライバーがＯＦＦからＯＮに変化してツェナーダイオー
ドＺＤ２に流れる電流が変化した場合でもクロック信号
用伝送線路ＬＣの状態が変化することはない。
本発明によれば、クロック信号伝送線路用のツェナーダ
イオードとその他の信号の伝送線路用のツェナーダイオ
ードを分離したことにより、クロック信号の伝送線路は
他の伝送線路の影響を受けることがなく、確実な信号の
送受信を行うことができる効果がある。
イオードとその他の信号の伝送線路用のツェナーダイオ
ードを分離したことにより、クロック信号の伝送線路は
他の伝送線路の影響を受けることがなく、確実な信号の
送受信を行うことができる効果がある。
第１図は本発明による伝送線路の終端方式の実施例を示
す構成図、第２図、第３図は従来の伝送線路の終端方式
の構成図を示している。 ＬＣ−ｍ−クロック信号用伝送線路、Ｌ１〜Ｌｎ−伝送
線路、ＤＶ−・ドライバ、ＲＶ −レシーバ、ＺＤＩ、
ＺＤ２．ＺＤ −ツェナーダイオード。 瓦２ 口 Ｖｃｃ
ＶｃＬ第 ３ 区
す構成図、第２図、第３図は従来の伝送線路の終端方式
の構成図を示している。 ＬＣ−ｍ−クロック信号用伝送線路、Ｌ１〜Ｌｎ−伝送
線路、ＤＶ−・ドライバ、ＲＶ −レシーバ、ＺＤＩ、
ＺＤ２．ＺＤ −ツェナーダイオード。 瓦２ 口 Ｖｃｃ
ＶｃＬ第 ３ 区
Claims (1)
- 伝送線路の終端抵抗にツェナーダイオードを介して動作
電源を供給する回路構成の終端回路において、伝送線路
を介して送受信される信号を同期化するために使用され
るクロック信号用伝送線路の終端抵抗に接続するツェナ
ーダイオードと、前記クロック信号以外の伝送線路の終
端抵抗に接続するツェナーダイオードを分離することを
特徴とする伝送線路の終端方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189872A JPS6346036A (ja) | 1986-08-13 | 1986-08-13 | 伝送線路の終端方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189872A JPS6346036A (ja) | 1986-08-13 | 1986-08-13 | 伝送線路の終端方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6346036A true JPS6346036A (ja) | 1988-02-26 |
Family
ID=16248584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61189872A Pending JPS6346036A (ja) | 1986-08-13 | 1986-08-13 | 伝送線路の終端方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6346036A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4964353A (ja) * | 1972-06-22 | 1974-06-21 |
-
1986
- 1986-08-13 JP JP61189872A patent/JPS6346036A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4964353A (ja) * | 1972-06-22 | 1974-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3256352B2 (ja) | 単線式線路を持つ直列バスシステム | |
| GB9204382D0 (en) | Local area network adaptive circuit for multiple network types | |
| US4370561A (en) | Vehicle multiplex system | |
| SE9501059D0 (sv) | Anordnung zur überwachung von Zweidraht-Busleitungen | |
| US7174473B2 (en) | Start detection circuit, stop detection circuit and circuit for the detection of data transmitted according to the IIC protocol | |
| CA2290239A1 (en) | Simultaneous bidirectional data transmission system and method | |
| GB2418826A (en) | Reducing switching oscillation in a vehicle communication system | |
| US4397281A (en) | Electronic control device for an automobile | |
| US3958133A (en) | Digital noise discriminator | |
| CA2119073C (en) | Data transmission system for automotive vehicles | |
| JPS6346036A (ja) | 伝送線路の終端方式 | |
| US6051990A (en) | Asymmetric current mode driver for differential transmission lines | |
| JPH0771087B2 (ja) | 直列デ−タ伝送回路装置 | |
| US5298795A (en) | Current consumption control device | |
| US6901111B2 (en) | Interface circuit and method for digital signals | |
| JP3801009B2 (ja) | 断線検出機能付きエンコーダ信号受信装置 | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| JPH0651729A (ja) | 入力信号経路自動切り替え回路 | |
| JP3159205B2 (ja) | 入力信号経路自動切り替え回路 | |
| KR880000811Y1 (ko) | 동기 신호 극성 자동 처리 장치 | |
| JPS63299548A (ja) | デ−タ伝送装置 | |
| JPH0316445A (ja) | 終端方式 | |
| JP3093052B2 (ja) | ケーブル誤接続補償回路 | |
| JP2559495Y2 (ja) | タイミング抽出回路 | |
| JPH03203409A (ja) | プルアップ入力回路およびプルダウン入力回路 |