JPS6345565A

JPS6345565A - 対数変換回路

Info

Publication number: JPS6345565A
Application number: JP18995086A
Authority: JP
Inventors: Eiji Hayashi; 栄二林; Takashi Ezure; 隆江連
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1986-08-13
Filing date: 1986-08-13
Publication date: 1988-02-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、絶縁抵抗計の目盛回路に用いて好適な対数変
換回路に関するものである。

（従来の技術）絶縁抵抗針では指示計の目盛として対数目盛が用いられ
る。このような絶縁抵抗５Ｆの対数目盛を得るための従
来の回路として、例えば実公昭５６−２４９．３５号で
示されるように、ツェナーダイオードを用い、その折点
によって対数目盛をＩｌるようにしていた。しかし、こ
のようなツェナーダイオードによる対数目盛回路におい
ては（イ）その目盛回路の入力インピーダンスが高いた
め、低電圧（例えば５０Ｖ未満）では回路が十分に動作
しない。

（ロ）ツェナーダイオードの特性によって対数変換特性
が太き（左右される。

〈ハ）折点調整のための調整点が多い。

等の問題点があった。又、一対のダイオードを用いて対
数目盛を１！７るようにした回路も公知であるが、この
場合には温度係数の問題がある。

〔発明が解決しようとする問題点）本発明はこのような問題点を解決する為になされたもの
で、電圧降下が少なく、温度係数も安定し、かつ調整点
数の少ない対数変換回路を提供することを目的としたも
のである。

〔問題点を解決する為の手段〕

本発明は上記の目的を達成する為に、被測定の絶縁抵抗
を流れる電流が供給される演算増幅器、この演算増幅器
の出力が加えられてこれをパルス幅信号に変調するパル
ス幅変調回路、前記ａ痺増幅器の出力を前記パルス幅変
調回路の出力によって駆動される一対のスイッチを介し
て肉入力端子に加えこの肉入力の差に対応した電圧を取
り出すローパス・フィルタ機能を持つ第１の差動増幅器
、第１の作動増幅器の出力を前記パルス幅変調回路の出
力によって駆８される一対のスイッチを介して肉入力端
子に加えこの肉入力の差に対応した電圧を取り出すロー
パス・フィルタ機能を持ち、その出力を前記演算増幅器
に加える第２の差動増幅器で対数変換回路を１ｑたもの
である。

以下、本発明の詳細な説明する前にその原理について第
１図を用いて説明する。第１図において、ＳＯは直流の
電源、Ｅは絶縁抵抗計のアース端子、Ｌはライン端子、
ＬＣは本発明に係わる対数変換回路、Ｍはこの対数変換
回路の出力側に接続された指示計である。

対数変換回路ＬＣ１，：おいて、ＯＰは演算増幅器であ
る。測定端子Ｅ、Ｌ間に被測定の１８縁低抗ＲＸを接続
し、端子Ｅに電源Ｓｏを加えたときの端子りと共通電位
点００Ｍ間の分圧した電圧を［ｉとすると、この電圧Ｅ
＋は抵抗索子Ｒ１を介しＣ演算増幅ＷＯＰのサミング・
ポイントに加えられる。このとき、演算増幅器ＯＰの出
力電圧ＥＯに応じて関数ｆ（Ｅｏ）で変化する回路Ｆ＠
図の如＜ａｔｔ算増幅器ＯＰの帰還回路に挿入接続丈る
と、第１図の回路の入、出力間係は（Ｅ　ｉ／Ｒ１）−−（（Ｅｏ／Ｒ２）＋（Ｅｏ−ｆ　
（Ｅｏ））／Ｒ３）　　　・・・（１）で表わされる。

α、βを定数とすると、（１）式はＥｌ−αＥＯ＋βｆ
　（ＥＯ）　　　　　　・・・（２）となる。ここで、
指示計Ｍの目盛り特性として、Ｅ１対Ｅｏの関係は第２
図のような対数曲線であることが望ましく、この曲線を
従来の経験から当て嵌めるとｆ　（Ｅｏ）−に’　−Ｅｏ’　　　　　　　・（３）
但し、ｋは定数で表わすことができ、（２）式に於けるα、βはα−０
，３，β＝０．１程度が望ましいといえる。なお、この
α、βの値を調整することにより、関数特性を変化させ
ることができ、これにより目盛り特性の８１整を行うこ
とができる。

本発明は（３）式で表される対数目盛特性を、第３図（
イ）で示すごとくパルス幅変調回路＜ＰＷＭ）による掛
ｒ３器を演算増幅器ＯＰの帰還回路に挿入接続すること
により冑たものである。なお、（イ）図に示すに２　Ｅ
　Ｏ４は第３図（ロ）で示すごとく、パルス幅変調回路
（ＰＷＭ）による掛算器を２段従属することにより得ら
れる。以下、実施例である第４図を用いて本ブで明を詳
細に説明する。なお、第４図においては対数変換回路１
０部分のみを示しである。

〔実施例〕

第４図において、ＯＰは演算増幅器で、この演算増幅器
のサミング・ポイントには電圧Ｅｉが加えられている。

この演算増幅器ＯＰの人、出力端子間には抵抗素子Ｒと
コンデンサＣが接続され、この増幅器はローパス・フィ
ルターの機能も持っている。０ＬＩＴはの出力端子で、
この端子より電圧Ｅｏが取り出される。ａ算増幅器ＯＰ
及び入力Ｅｉと出力ＥＯは第１図に於ける演算増幅器Ｏ
Ｐ及びＥｉ、Ｅｏに対応するものである。ＰＷＭはパル
ス幅変調回路である。

パルス幅変調回路ＰＷＭにおいて、ＩＧは増幅器ＡＩと
コンデンサＣよりなる積分器、ＣＯＰはナントゲートＮ
Ｇ１．ＮＧ２！：抵抗素子ＲＣ１゜ＲＣ２よりなるヒス
テリシスコンパレータ、ＲＦは帰還抵抗である。積分器
ＩＧの出力端はヒステリシスコンパレータを構成する抵
抗素子ＲＣ１を介してナントゲートＮＧ１．ＮＧ２の直
列回路に接続され、ナントゲートＮＧ２の出力端は抵抗
素子ＲＣ２を介してナントゲートＮＧ１の入力端に接続
されると共に、帰還抵抗ＲＦを介して積分器ＩＧの入力
端子に接続されている。このような構成のパルス幅変調
回路ＰＷＭには演算増幅器ＯＰの出力電圧ＥＯが加えら
れ、この電圧ＥＯはその大きさに従って例えば特公昭５
５−１４３８１゜或イハ横同技［（１９７８ＶＯＬ、２
２　　Ｎｏ。

２）で既に知られているような動作によってパルス幅変
調される。ＮＧ３．ＮＧ４はそれぞれレベル合わせ用の
ナントゲートで、これらはパルス幅変調回路ＰＷＭの出
力端に直列に接続されている。

Ａ２．Ａ３はそれぞれ差動増幅器である。差動増幅器Ａ
２の肉入力端には同抵抗値の抵抗素子Ｒ１１が接続され
、かつこの増幅器の人、出力端子間には抵抗素子Ｒ１２
とコンデンサ０１２が接続され、又その反転入力端子（
十）には入、出力端子間に接続された抵抗とコンデンサ
と同一値の抵抗とコンデンサＲ１２，Ｃ１２が接続され
ている。

この構成により、増幅器Ａ２は差ＩＩＩ増幅器として動
作すると同時に、両入力のローパス・フィルタとしても
機能している。差動増幅器Ａ３もＡ２と全く同一の構成
をなしている。８１〜Ｓ４はそれぞれアナログ・スイッ
チである。差動増幅器△２にはアナログ・スイッチ８１
．８２を介して演口増幅器ＯＰの出力電圧ＥＯが加えら
れ、差動増幅器Ａ２の出力電圧ＥＯはアナログ・スイッ
チ８３゜Ｓ４を介して差動増幅器Ａ３に加えられる。差
動増幅器Ａ３の出力電圧Ｅ３は演算増幅器ＯＰの十ノ。

ミンクポイントに加えられる。このように、差動増幅器
Ａ２．Ａ３は直列に接続され、この直列回路は演算増幅
器ＯＰの帰還回路に接続されている。

差動増幅器Ａ２．Ａ３の入力側に接続されたアナログ・
スイッチ８２．Ｓ４はナントゲートＮＧ３の出力によっ
てオン、オフされ、アナログ・スイッチ８１．８３はナ
ントゲートＮＧ４の出力によってオン、オフされるよう
になっている。このような構成の本発明の回路について
、その動作を説明すると次の如くなる。

電圧Ｅｉに対応した電流が抵抗素子Ｒ１を介して演算増
幅器ＯＰに加えられてこの増幅器は電圧Ｅｏを出力する
。この電圧ＥＯはパルス幅変調回路ＰＷＭに於ける積分
器ＩＧに加えられて積分され、その積分器出力はヒステ
リシス・コンパレータＣＯＰに加えられる。積分器ＩＧ
の出力波形を第５図（イ）に示し、コンパレータＣＯＰ
の出力波形を第５図（ロ）に示す。コンパレータＣｏＰ
より得られる電圧上ＥＣは積分器ＩＧに帰還される。積
分器ＩＧに流れこむ電流は系の１周期積分が零になる用
に動作することから次式が成立する。

（ｋ１Ｅｏ＋Ｅｃ）ｔ１＋（ｋ１ＥＯ＋Ｅｃ）ｔｌ−０・・・（４）ここで、ｋｌ
；定数従って、次式が成立する。

（ｔ２／（ｔｌ＋ｔ２＞）− （１／２）（１＋ｋｌ　・ＥＯ／ＥＣ）　　・・・（５
）（ｔｌ／（ｔ１＋ｔ２＞）− （１／２）　　　＜１−に１　　・　Ｅｏ／ＥＣ）　　
　　・・・（６）方形波電圧上ＥＣはナントゲートＮＧ
３．ＮＧ４に加えられてそれぞれそ極性反転され、極性
反転された電圧±ＥＣでアナログ・スイッチ５１〜Ｓ４
が駆動される。Ｓｌ、Ｓ２が駆動されることにより演算
増幅器ＯＰの出力電圧ＥＯがオン、オフされ、このオン
、オフされた電圧ＥＯが差動増幅ｆｉＡ２に加えられる
。従って、差動増幅器Ａ２の入力に関して見た場合、Ａ
２の反転入力端子（−）では流入電流ｉの平均値は１−（ｔ２／（ｔ１＋ｔ２＞）　・Ｅｏ−＜１／２）（
１＋に１・Ｅｏ／ＥＣ）・ＥＯ・・・（７）又、Ａ２の実反転入力端子（＋）では流入電；ｋｉ′の
平均値はｉ’−（ｔ２／（ｔｌ＋ｔ２＞）”ＥＯ−（１／２）（
１−に１−Ｅｏ／ＥＣ）　・Ｅ。

・・・（８）となる。Ａ２は差動増幅器であるので、（７）　、　（
８）式の（１／２＞・Ｆ、ｏの項が消去される。差動増
幅器Ａ２はローパス・フィルターを兼ねているので、こ
の増幅ｅ９　Ａ　２の出力直流電圧Ｅ２は、Ｅ２−に２
・Ｅ　Ｏ２・・・（９）となる（ここで、ｋ２；定数）。

（９）式で表される電圧Ｅ２はアナログ・スイッチＳ３
．Ｓ４を介して差チカ増幅器Ａ３の反転及び非反転入力
端子に加えられる。従って、この差動増幅器において第
（７）式及び（８）と同様な演口が行われる。その結果
、差動増幅器Ａ３の出力端子からはＥ３−に３・Ｅ　Ｏ
４・・・（１０）〈ここで、ｋ３：定数）で表される直流電圧Ｅ３が取り出される。

このように差動増幅器Ａ３の出力に３・Ｅ　Ｏ４で表さ
れる電圧が可変抵抗ＲＶを介して演暉増幅器ＯＰの入ノ
ｊ端に帰還される。これは第３図（イ）、（ロ）で説明
したごとく、演ｉｍＭＡ器ＯＰの帰還回路にパルス幅変
調回路ＰＷＭで構成した掛算回路を２回路従属接続して
ｋ　２・Ｅ　Ｏ４を得たものと同じになり、その結果演
算増幅器ｏＰの出力端子ＯＵＴより第（３）式で表され
る関数電圧ｆ（ＥＯ）が取り出される。即ち、出力端子
ＯＵＴからは１（２・Ｅ　Ｏ４に対応した直流電圧が取
り出される。よって、この第４図の回路を第１図に示す
測定端子しに接続するようにすれば、絶縁抵抗計の目盛
特性を得る為の回路として好適なものとなる。

（発明の効果）以上説明した如く、本発明によれば、 ■　入力電圧Ｅｉは演算増幅器ＯＰのサミング・ポイン
トに加えられているので、絶縁抵抗計の測定端子りから
みたインピーダンスは入力抵抗Ｒ１によって自由に設定
することができる。そのため、従来のダイオードを使用
した目盛回路のようにこれに加えられる電圧によって動
作が制限されるようなことのない対数変換回路を得るこ
とができる。

■　折点の調整点が関数補正の為、その折点は原理上回
路定数で決定され、ダイオードを使用した従来の目盛回
路のように折点を個々に調整することのない対数変換回
路を傳ることができる。

■　ツェナー・ダイオードを使用した従来の目盛回路に
おいては、このツェナーダイオードの温度係数の他に、
これに順方向に接続されるダイオードの温度係数等総合
の温度係数を考慮しなければならないが、本発明におい
ては演算増幅器の増幅を基本としているので、この増幅
器のゲインが十分高ければ温度変化にかかわらず系とし
て安定した動作を行う。

Ｃ）　出力端子ＯＵＴには指示計が接続されるが、その
指示計のトラッキングエラー調整の為に目盛の中央部を
可変するようにしている。その調整は可変抵抗ＲＶを調
整している。これは目盛特性の悪い肘器でも利用するこ
とができ、効果的である。

【図面の簡単な説明】

第１図は本発明の原理的回路図、第２図は絶縁抵抗計の
対数目盛特性を説明するための図、第３図は第１図回路
を説明するための図、第４図は本発明回路の一実施例の
接続図、第５図は第４図回路に用いられるパルス幅変調
回路の動作を説明するＩζめの波形図である。ＯＰ・・・演算増幅器、ＰＷＭ・・・パルス幅変調回路
、△２．Ａ３・・・差動増幅器、Ｅ・・・アース端子、
し・・・ライン端子。

Claims

【特許請求の範囲】

被測定の絶縁抵抗を流れる電流が供給される演算増幅器
、この演算増幅器の出力が加えられてこれをパルス幅信
号に変調するパルス幅変調回路、前記演算増幅器の出力
を前記パルス幅変調回路の出力によって駆動される一対
のスイッチを介して両入力端子に加えこの両入力の差に
対応した電圧を取り出すローパス・フィルタ機能を持つ
第１の差動増幅器、第１の作動増幅器の出力を前記パル
ス幅変調回路の出力によつて駆動される一対のスイッチ
を介して両入力端子に加えこの両入力の差に対応した電
圧を取り出すローパス・フィルタ機能を持ちその出力を
前記演算増幅器に加える第２の差動増幅器よりなり、前
記演算増幅器の出力を指示計に供給するようにしてなる
対数変換回路。