JPS6344751A - セラミック基板へ金属リードを接続する方法 - Google Patents

セラミック基板へ金属リードを接続する方法

Info

Publication number
JPS6344751A
JPS6344751A JP22376386A JP22376386A JPS6344751A JP S6344751 A JPS6344751 A JP S6344751A JP 22376386 A JP22376386 A JP 22376386A JP 22376386 A JP22376386 A JP 22376386A JP S6344751 A JPS6344751 A JP S6344751A
Authority
JP
Japan
Prior art keywords
substrate
ceramic substrate
solder
terminal
metal leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22376386A
Other languages
English (en)
Other versions
JPH0477467B2 (ja
Inventor
Kazuo Kondo
和夫 近藤
Tsuneyuki Sukegawa
助川 恒之
Asao Morikawa
森川 朝男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to US07/089,762 priority Critical patent/US4801067A/en
Publication of JPS6344751A publication Critical patent/JPS6344751A/ja
Publication of JPH0477467B2 publication Critical patent/JPH0477467B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はGaAe 、 Go 、 SL等の半導体素子
を収納し、数GHzオーダーの高周波帯域で使用する超
高速用ICパンケージ等セラミック基板における端子部
と金属リードとの接続方法に関するものである。
(従来の技術) QaAa 、 08等の半導体素子を収納する超高速用
ICパッケージの基板には機械的強度、電気絶縁性、気
密性等高信頼性が要求されることから、従来その材質と
してアルミナ、ベリリヤ等のセラミックスが用いられ、
該基板の外表面に導出されて設けられた端子部と金属リ
ードとをAgろう又はAg−Cu共晶ろうを用いて80
0°C以上の高温でろう付は接合してなるものが知られ
ている。
しかし乍ら、この種誘電率の高いセラミックスを基板に
用いたICパッケージは数GHzオーダーの高周波領域
で使用する場合、信号伝播速度に限界があり近時の使用
帯域の高周波傾向に適さない難点をもつことから、本出
願人は、特開昭59−92943号として開示されてい
る如く低い誘電率を有し、しかも易焼結性のSin、 
−Al、 O,−MgO−ZnO系結晶化ガラス体を基
板に利用することを先に提案し、さらに結晶化ガラスが
アルミナ又はペリリヤのように機械的強度や耐熱性を有
していないことから1.その表面の端子部と金属リード
とのろう接に際しろう付は温度の高い銀ろう等を用いる
と接合時(二熱膨張差によりクラックを生じ信頼性に欠
ける難点があるため、これを改善するものとして本出願
人は上記端子部と金属リードとの接合に、ろう付は温度
の低い(400°C以下)Au−3n共晶ろう又はAu
−8i共晶ろうを用いろう接されてなるICパッケージ
を実願昭60−30456号として既に提案している。
(発明が解決しようとする問題点) ところで上記せる如く、基板に誘電率の低い結晶化ガラ
ス等を用い、端子部と金属リードとをろう付は温度の低
い(400℃以下)ろう材を用いろう接してなるICパ
ッケージは、ろう接部がよく又高周波帯域において優れ
た性能を有する特長のものであるが、半導体素子の搭載
に際しての封止温度が400°C〜500°Cであるた
め、ろう接部の耐熱性が劣るという問題点がちった。
(問題点を解決するための手段) 本発明は上記せる如き問題点を解決するためになされた
もので、発明者等は、基板に結晶化ガラス等の低誘電率
で低熱膨張材料を用いたICパッケージ等における端子
部と金属リードとの接合部の耐熱性を向上させるために
は、ろう付は温度の高いろう材を用いて接合することが
不可欠であり接合時に生ずる基板との熱膨張差にもとす
く応力歪をなんらかの手段で吸収させることに着目し鋭
意実験研究を重ねた結果、金属リードと接合する基板の
端子部表面にCu 材を緩衝材として被着し、これを介
してろう接することにより安定した接合が可能となり、
耐熱性が向上した接続部が得られることを見出した(第
1の発明)。
そしてNi 、 Pd 、 PtのいずれかA1類以上
をバリヤー層として、前記緩衝材と併用すればAgを高
温(970″C〜1050°C)でろう付けするに際し
、Agが基板端子部へ拡散することによる溶食をも防止
し得るものである(第2の発明)。
(作用) 本発明によれば優れた延性を有するCu を緩衝材(=
用いたことにより、ろう材自体がろう接待において、被
接合部材間の熱膨張差に基づく応力歪を吸収する緩衝作
用を発揮させるとともに、Agをろう材として接続する
ことにより、ろう接待の被接合部材間の熱膨張差に基づ
く応力歪は、これ(:よっても吸収し得るようにしく第
1の発明)、かつN1. Pd 、 Ptのいずれか1
種類以上からなるバリヤ11を被着形成したことにより
、基板端子部表面で高温(970°C〜1050’C)
のろう付け(二際し、Ag が基板端子部へ拡散するの
を防止し、それに基づく溶食を防止することができる。
(第2の発明)。
以下本発明の実施例を図面に基づいて具体的に説明する
(実施例) 第1図は本発明(二より金属リードが接続された結晶化
ガラスICパッケージの一実施例の側面図で、第2図は
第1図の図中、円で囲んで示した接続部分の拡大断面図
、第3図は同部分の他の例を示した拡大断面図である。
なお各図とも同一部分には同じ符号が付しである。
第1図及び第2図において2はICパッケージ1の基板
で、結晶化ガラス成分を樹脂等と共に混線成形してなる
グリーンシートを温度900〜1000°Cで焼成して
得られ、その誘電率は5.5で、熱膨張係数は27X1
0”’(rt〜400°C)であり、その組成は重量基
準でSin、 58%、A1,0.23壬、′Mgo 
13%、ZnO4%よりなる主成分にB、0.1%及び
P*Os1%を添加してなるものである。3は基板2の
表面をメタライズした端子部で、基板2の表面に薄膜法
により’ri 1000 A%Mo3000A。
Cu 5000 Aのメタライズ層を形成させるか、或
いは基板2の表面に薄膜法によりTa I Q OO’
k、W100OA%Pt 200 OAのメタライズ層
を形成させた。
4は基板2にメタライズしてなる端子部3の表面に被着
させたCu材(緩衝材)で、メタライズ面上に厚さ約1
5μのCLl メツキを施してなるものである。
5はFe−ML金合金 42 A11o7 )よりなる
金属リードで、材料としてはこのほかKovar 、 
W 、 Mo 。
Cu−W合金等を用いることができる。
而して端子部3に金属リード5がCu材4を介して通常
のAgろう(72%Ag )を用いて850℃の高温で
ろう付け6されてなるものである。
本実施例における接続部は試験の結果45°の角度での
引張強度は約1.5kQ/a”であった。
因みに、接合部に介在させるCu  メッキ厚を薄く(
10μ以下)したもの及びCu材を介在させないもの(
一ついての比較実験結果では、いづれも引張強度0.2
 # / ff”以下と低く、基板の端子部における引
剥れ面にクラックの発生が認められた。
従って接合部に介在させるCu 材の厚みが1要因子で
Cu メッキ厚は少くとも10μ以上が必要であること
が判った。
これはCu層の厚みが薄いと、ろう接待1:Agろうと
Cuが反応して基板端子部のメタライズ層にAgろうが
拡散しCu材が熱膨張係数の差による応力歪の緩衝材と
しての役目を果さなくなるためである。
なお、低誘電率、低熱膨張係数を有するセラミック基板
としては、本実施例に用いた結晶化ガラスのほか、アル
ミナとホウケイ酸系ガラスの複合材もしくはアルミナと
ホウケイ酸鉛系ガラスの複合材を用いることができる。
又基板の端子部としては、前記実施例(第2図)による
もののほか、第5図に示すように例えば4A族(Ti 
、 Zr 、 Hf )、5A族(T/ 、 Nb。
Ta )、6A族(Cr 、 Mo 、 W )、7A
族(Mn )及び8族(Ni 、 Pa 、 Pt )
などの金属及びそれらの化合物例えばTaN 、 Cr
Ni 、 TaAl 、 Ta人IN。
TaSi 、 Cr5iO等を真空蒸着、スパッタリン
グ等の薄膜からなるパリ益漬6を設けた後にCu 材4
を緩衝材として被着せしめればバリヤー層によりろう材
たるAg の基板端子部におけるメタライズ層への拡散
を防止し、溶食発生を防止できる効果を併せて発揮する
ことができる。
又、更に基板表面にAu 、 (u 、 Ag及びPa
 、Ni。
pt  より選ばれる一種以上の金属を含むペーストを
厚膜印刷して端子部とするものや、Au 、 Cu 。
Ag等の低抵抗金属を同時焼成してなる低温焼成基板の
端子部であってもよい。
(発明の効果) 以上から理解されるように、本発明は、セラミック基板
端子部と金属リードとの間に、Cuを介在させてろう付
けにより接合するものであるから、低誘電率、低熱膨張
係数を有するセラミック基板の端子部と金属リードとを
高温のろう材であるAgろう、Ag−Cu共晶ろう等A
g系ろう材を用いてろう接する際前記Cu材が熱膨張係
数の差ζ;より生ずる応力歪の緩衝材として働き、かつ
Ni 、 Pd。
ptのいずれか1種をバリヤー層として被着させること
によって、Ag 系ろう材が基板端子部のメタライズ層
への拡散を防止し溶食の発生をも防止できるという格別
の効果と奏するものである。
よって本発明によれば基板にクランクを生ずることなく
、アルミナやベリリヤ等よりなるセラミック基板(:お
ける場合と同様に強固な接続が可能となるものであって
、従来の問題点を解決し、耐熱性が向上し、信頼性の高
い端子部とリードとの接続部の緩衝材として働き、基板
にクラックを生ずることなく、アルミナやペリリヤ等よ
りなるセラミック基板における場合と同様に強固な接続
が可能となるものであって、従来の問題点を解決し、耐
熱性が向上し信頼性の高い接続部が得られる。
なお本発明の接続方法は実施例におけるICパッケージ
のほか、例えば本出願人(二よる特願昭750−371
57号記載の結晶化ガラス多層回路基板等における端子
部と金F49−ドとの接続にも適用できる。
【図面の簡単な説明】
第1図は本発明における実施例のICパッケージの側面
図、第2図及び第3図は、本発明による接続部の要部を
示す拡大縦断面図である。 1 : ICパッケージ、2:基板、3:端子部、4 
: Cu材、5:金属リード、6:ろう付け 7:バリ
ヤー層 代理人 弁理士 竹 内   守 第1 図 弔2図 第 3図

Claims (2)

    【特許請求の範囲】
  1. (1)誘電率7.0以下、熱膨張係数5×10^−^6
    以下のセラミック基板又はICパッケージの外表面に導
    出されてなる端子部の接合面にCu材を緩衝材として被
    着させ金属リードをAg系ろう材により接続することを
    特徴とするセラミック基板における端子部と金属リード
    との接続方法。
  2. (2)誘電率7.0以下、熱膨張係数5×10^−^6
    以下のセラミック基板又はICパッケージの外表面に導
    出されてなる端子部の接合面に、Ni、Pd、Ptのい
    ずれか1種類以上からなるバリヤー層を被着形成し、C
    u材を緩衝材として被着させ金属リードをAg系ろう材
    により接続することを特徴とするセラミック基板におけ
    る端子部と金属リードとの接続方法。
JP22376386A 1986-04-18 1986-09-24 セラミック基板へ金属リードを接続する方法 Granted JPS6344751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US07/089,762 US4801067A (en) 1986-08-29 1987-08-27 Method of connecting metal conductor to ceramic substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8812686 1986-04-18
JP61-88126 1986-04-18

Publications (2)

Publication Number Publication Date
JPS6344751A true JPS6344751A (ja) 1988-02-25
JPH0477467B2 JPH0477467B2 (ja) 1992-12-08

Family

ID=13934218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22376386A Granted JPS6344751A (ja) 1986-04-18 1986-09-24 セラミック基板へ金属リードを接続する方法

Country Status (1)

Country Link
JP (1) JPS6344751A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041342A (en) * 1988-07-08 1991-08-20 Ngk Insulators, Ltd. Multilayered ceramic substrate fireable in low temperature

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041342A (en) * 1988-07-08 1991-08-20 Ngk Insulators, Ltd. Multilayered ceramic substrate fireable in low temperature

Also Published As

Publication number Publication date
JPH0477467B2 (ja) 1992-12-08

Similar Documents

Publication Publication Date Title
US4835593A (en) Multilayer thin film metallurgy for pin brazing
JP2602372B2 (ja) メタライズされた構成要素をセラミツク基板にろう付けする方法
US5041342A (en) Multilayered ceramic substrate fireable in low temperature
US4801067A (en) Method of connecting metal conductor to ceramic substrate
JP2572823B2 (ja) セラミック接合体
JPH05347469A (ja) セラミックス回路基板
JPS6344751A (ja) セラミック基板へ金属リードを接続する方法
JP2000269392A (ja) 半導体モジュール及び放熱用絶縁板
JP2606115B2 (ja) 半導体実装基板用素子接合パッド
JPH0545064B2 (ja)
JP2652014B2 (ja) 複合セラミック基板
JPH04300259A (ja) 接合部材及び接合方法
JPS61121489A (ja) 基板製造用Cu配線シ−ト
JPH06329480A (ja) セラミックス−金属接合体およびその製造方法
JP2909856B2 (ja) セラミックス基板と金属の接合体
JP2571026B2 (ja) 半導体実装基板用素子接合パッド及び接合体
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JPS63122253A (ja) 半導体パツケ−ジ
JPS6272472A (ja) セラミツクスと金属等との接合方法
JPH02202041A (ja) 複合型回路装置及び接合用ペースト
JP2687646B2 (ja) セラミック回路基板の製造方法
JPS61193473A (ja) 積層回路基板のピンリ−ド
JPH06196585A (ja) 回路基板
JPS62182172A (ja) セラミツクスと金属との接合方法
JPH0353506Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees