JPS6343122A - 液晶セルおよびその製法 - Google Patents
液晶セルおよびその製法Info
- Publication number
- JPS6343122A JPS6343122A JP62128542A JP12854287A JPS6343122A JP S6343122 A JPS6343122 A JP S6343122A JP 62128542 A JP62128542 A JP 62128542A JP 12854287 A JP12854287 A JP 12854287A JP S6343122 A JPS6343122 A JP S6343122A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- liquid crystal
- crystal cell
- cell according
- conductor track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 29
- 210000002858 crystal cell Anatomy 0.000 title claims description 23
- 239000004020 conductor Substances 0.000 claims description 95
- 239000000758 substrate Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 210000004027 cell Anatomy 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000011800 void material Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野：
本発明は液晶物質を充てんするセル空間を間に形成する
互いに離れて配置された基板、基板上のセル空間側に配
置した導体路および電極ならびに導体路と電極の間に配
置した回路素子を有する液晶セルに関する。
互いに離れて配置された基板、基板上のセル空間側に配
置した導体路および電極ならびに導体路と電極の間に配
置した回路素子を有する液晶セルに関する。
従来の技術：
導体路によって形成されるデータ導体を介して個々に制
御しうる多数の電極を有する液晶セルの場合、導体路と
電極の間に、導体路に所定の最小電圧を印加する際導体
路全それぞれの電極と結合する回路素子が配置される。
御しうる多数の電極を有する液晶セルの場合、導体路と
電極の間に、導体路に所定の最小電圧を印加する際導体
路全それぞれの電極と結合する回路素子が配置される。
この回路素子は公知液晶セルの場合金属−絶縁体−金属
素子（以下ＭＩＭ素子と称する）として形成される。回
路素子としての特性のほかＭ Ｉ Ｍ素子は電極の容量
とともに容量形分圧器を形成する容量を有する。それに
よって非伝導状態でも信号電流が電極へ流れるので、Ｍ
工Ｍ素子の容量が大き過ぎると妨害が可視化される。
素子（以下ＭＩＭ素子と称する）として形成される。回
路素子としての特性のほかＭ Ｉ Ｍ素子は電極の容量
とともに容量形分圧器を形成する容量を有する。それに
よって非伝導状態でも信号電流が電極へ流れるので、Ｍ
工Ｍ素子の容量が大き過ぎると妨害が可視化される。
発明が解決しようとする問題点：
本発明の目的はこの妨害を挿げることである。
問題点を解決するための手段：
この目的は本発明により回路素子がほぼ導体路および電
極と結合する導体片のそれぞれ相対する縁部によって形
成され、この縁部の間に絶縁層が配置されていることに
よって解決される。
極と結合する導体片のそれぞれ相対する縁部によって形
成され、この縁部の間に絶縁層が配置されていることに
よって解決される。
作 用
本発明の液晶セルは回路素子とくにＭＩＭ素子の容量全
非常に小さく保持しうる利点を有する。
非常に小さく保持しうる利点を有する。
本発明の他の態様によれば導体片の導体路と平行に走る
縁部は導体路の縁部の領域にある。
縁部は導体路の縁部の領域にある。
その有利な製法は導体片の縁部を導体路の縁部によって
決定することからなる。それゆえとくに導体路の製造後
、感光法で基板の導体路と反対側から露光を実施するこ
とができる。
決定することからなる。それゆえとくに導体路の製造後
、感光法で基板の導体路と反対側から露光を実施するこ
とができる。
本発明のもう１つの態様は多数の導体路が平行に走り、
導体路の間の表面が大部分電極によって充てんされてい
ることにある。それてよって液晶セルの表面の大部分に
電極を備えることが可能であり、これはとくに表示する
情報の視認性に有利に役立つ。
導体路の間の表面が大部分電極によって充てんされてい
ることにある。それてよって液晶セルの表面の大部分に
電極を備えることが可能であり、これはとくに表示する
情報の視認性に有利に役立つ。
他の態様によれば導体片は導体路の長さ方向に電極より
著しく小さい拡がりを有する。この形成により同様ＭＩ
Ｍ素子の小さい容量が達成される。
著しく小さい拡がりを有する。この形成により同様ＭＩ
Ｍ素子の小さい容量が達成される。
導体路も導体片も有利にタンタルから製造される。しか
し導体片を電極と同様にインジウム−スズ酸化物（ＩＴ
Ｏ）から製造することもできる。絶縁層はとくに５酸化
タンタルからなる。
し導体片を電極と同様にインジウム−スズ酸化物（ＩＴ
Ｏ）から製造することもできる。絶縁層はとくに５酸化
タンタルからなる。
本発明のもう１つの実施例によれば導体片は導体層から
なり、この層は回路素子を形成する部分がほぼ導体路の
平面上にあり、他の部分が導体路の厚さの数倍の厚さを
有する絶縁層上に配置され、この形成によりＭ 工Ｍ素
子の導体路方向の拡がりに関する正確な寸法決定が可能
になる。
なり、この層は回路素子を形成する部分がほぼ導体路の
平面上にあり、他の部分が導体路の厚さの数倍の厚さを
有する絶縁層上に配置され、この形成によりＭ 工Ｍ素
子の導体路方向の拡がりに関する正確な寸法決定が可能
になる。
そのため有利に、導体路およびパターン化した層？導体
路側から露光する感光法により設けた後、導体片の領域
に空所を有する絶縁層を被覆し、導体路と反対側からの
露光によって導体片の拡がシに相当するパターンの層を
つくり、次に導体片を形成する導体層を被覆することを
特徴とする製法が適用される。
路側から露光する感光法により設けた後、導体片の領域
に空所を有する絶縁層を被覆し、導体路と反対側からの
露光によって導体片の拡がシに相当するパターンの層を
つくり、次に導体片を形成する導体層を被覆することを
特徴とする製法が適用される。
実施例：
本発明は多数の実施例が可能である。次にその２つを図
面により説明する。
面により説明する。
同じ部分は図面で同じ番号で示される。さらに図にはそ
れぞれ平面図および断面図が示される。
れぞれ平面図および断面図が示される。
公知液晶セルの第１図に示す部分でＭＩＭ素子は交差す
る２つの導体路１，２によって形成される。交差する導
体路１，２は絶縁層３によって分離される。Ｍ工Ｍ素子
の容量にはノ・ツチ部４０面積が重要である。初めに述
べたようにこの容量は多数の用途に対して大き過ぎるこ
とが明らかになった。
る２つの導体路１，２によって形成される。交差する導
体路１，２は絶縁層３によって分離される。Ｍ工Ｍ素子
の容量にはノ・ツチ部４０面積が重要である。初めに述
べたようにこの容量は多数の用途に対して大き過ぎるこ
とが明らかになった。
本発明による液晶セルの第２図に示す部分の場合、Ｍ
Ｉ ｂ、＜素子は導体路１、導体片５および絶縁層３か
らなる。この場合導体片５および導体路１はその縁部の
付近でのみ相対し、容量に有効な表面は小さい層厚のた
め公知液晶セルの場合より著しく小さい。
Ｉ ｂ、＜素子は導体路１、導体片５および絶縁層３か
らなる。この場合導体片５および導体路１はその縁部の
付近でのみ相対し、容量に有効な表面は小さい層厚のた
め公知液晶セルの場合より著しく小さい。
導体路１と反対側で導体片５は電極６と伝導性に結合し
ている。本発明による配置はＭＩＭ素子の小さい容量の
ほかに電極６の表面積の割合が導体路１およびＭ Ｉ
Ｍ素子に比して大きい利点を有する。これは表示すべき
記号の良好な視認性の点で必要である。
ている。本発明による配置はＭＩＭ素子の小さい容量の
ほかに電極６の表面積の割合が導体路１およびＭ Ｉ
Ｍ素子に比して大きい利点を有する。これは表示すべき
記号の良好な視認性の点で必要である。
本発明の液晶セルを製造する際、導体片５の縁部７の導
体路に対する正確な位置を得るため、有利な方法によれ
ば導体片５の設置前に塗布する感光層は基板１０を通し
て露光することができる。それによって導体路１全同時
にマスクとして使用することが達成される。導体路１に
対する縁部７の相対位置に関するマスク合せの問題は生
じない。基板１０を通す露光によって導体片５を形成す
る層が導体路１と重ならないことが保証される。
体路に対する正確な位置を得るため、有利な方法によれ
ば導体片５の設置前に塗布する感光層は基板１０を通し
て露光することができる。それによって導体路１全同時
にマスクとして使用することが達成される。導体路１に
対する縁部７の相対位置に関するマスク合せの問題は生
じない。基板１０を通す露光によって導体片５を形成す
る層が導体路１と重ならないことが保証される。
導体片５の導体路１の長さ方向の仕切を達成するため、
基板１０を通す露光の際たとえば導体片の側縁８，９ヲ
決定するもう１つのマスクの使用が必要である。しかし
基板１０を通す露光の際このマスク１１は光源１２と基
板１０の間にしか配置できない。マスク１１が直接感光
層に支持されず、基板１０によって感光層と分離してい
ることによって、マスク１１の不鮮鋭な結像が生ずれ。
基板１０を通す露光の際たとえば導体片の側縁８，９ヲ
決定するもう１つのマスクの使用が必要である。しかし
基板１０を通す露光の際このマスク１１は光源１２と基
板１０の間にしか配置できない。マスク１１が直接感光
層に支持されず、基板１０によって感光層と分離してい
ることによって、マスク１１の不鮮鋭な結像が生ずれ。
その結果側縁８，９の距離したがって導体片５の幅に小
構造の場合許容外に大きくなりうる変動が生ずる。
構造の場合許容外に大きくなりうる変動が生ずる。
しかし第３〜６図に示す実施例およびこの実施例の製法
の場合この変動は避けられる。第３図は、２Ｉ！：板１
０、導体路１および製造後の絶縁層３示す。先行する方
法工程は公知であり、本発明との関連で詳細に説明する
必要はない。
の場合この変動は避けられる。第３図は、２Ｉ！：板１
０、導体路１および製造後の絶縁層３示す。先行する方
法工程は公知であり、本発明との関連で詳細に説明する
必要はない。
次に第４図に示すカバー１３が形成され、さらに絶縁層
３および導体路１より著しく大さい厚さ金有する絶縁層
１４が支持される。この場合カバー１３（第４図）の領
域は露出したままである。これに続いて絶縁層１４へ基
板１０７ｉ−通して露光する感光層が被覆される。
３および導体路１より著しく大さい厚さ金有する絶縁層
１４が支持される。この場合カバー１３（第４図）の領
域は露出したままである。これに続いて絶縁層１４へ基
板１０７ｉ−通して露光する感光層が被覆される。
この場合第２ｂ図に示すと同様に領域１５（第５ｂ図）
の透明なマスクが使用される。この領域１５の周縁は不
鮮鋭に結像する。しかしＭＩＭ素子の容量に重要な領域
の鮮鋭な結像は導体路１を介して行われる。このように
パターン化した感光層１６を使用して次に第６図に示す
形を有する導体層１７が被覆される。領域１８でこの層
は基板に接し、それゆえ導体路１と１平面にある。導体
層１７によって形成される導体片および導体路の相対す
る縁部の長さは接触露光によって製造したカバー１３に
よって正確に与えられる。領域１５の周縁はマスク１１
の不鮮鋭な結像のため不正確であるけれど、これは領域
１３外の導体層１７が絶縁層１４の厚さによって導体路
１から十分な距離を有するＯで、：ｉ（工ｋＡ素子の特
性の不正確性に寄与しない。
の透明なマスクが使用される。この領域１５の周縁は不
鮮鋭に結像する。しかしＭＩＭ素子の容量に重要な領域
の鮮鋭な結像は導体路１を介して行われる。このように
パターン化した感光層１６を使用して次に第６図に示す
形を有する導体層１７が被覆される。領域１８でこの層
は基板に接し、それゆえ導体路１と１平面にある。導体
層１７によって形成される導体片および導体路の相対す
る縁部の長さは接触露光によって製造したカバー１３に
よって正確に与えられる。領域１５の周縁はマスク１１
の不鮮鋭な結像のため不正確であるけれど、これは領域
１３外の導体層１７が絶縁層１４の厚さによって導体路
１から十分な距離を有するＯで、：ｉ（工ｋＡ素子の特
性の不正確性に寄与しない。
第１図は公知液晶セルの一部、第２スは本発明の液晶セ
ルの第１実施例、第３図〜第６図は第２実施例の製造工
程を示す図である。 １．２・・・導体路、３・・・絶縁層、５・導体片、６
・・電極、１０・・・基板、１１・・・マスク、１４・
・・絶縁層、１７・・・導体層、１８・・・導体片領域
Ｃト１２
ルの第１実施例、第３図〜第６図は第２実施例の製造工
程を示す図である。 １．２・・・導体路、３・・・絶縁層、５・導体片、６
・・電極、１０・・・基板、１１・・・マスク、１４・
・・絶縁層、１７・・・導体層、１８・・・導体片領域
Ｃト１２
Claims (1)
- 【特許請求の範囲】 １、自体間に液晶物質が充填されるセル空間を形成する
、相互に間隔を置いて配置された基板、該基板上のセル
空間側に配置された導体路および電極ならびに該導体路
と電極との間に配置された回路素子とからなる液晶セル
において、回路素子が主として導体路（１）および電極
（６）と接続された導体片（５）のそれぞれ対向した縁
部から形成されており、上記縁部の間に絶縁層（３）が
配置されていることを特徴とする液晶セル。 ２、導体路（１）に対して平行に延びる導体片（５）の
縁部が導体路（１）の縁部の領域に存在する、特許請求
の範囲第１項記載の液晶セル。 ３、回路素子が金属／絶縁体／金属素子である、特許請
求の範囲第１項または第２項記載の液晶セル。 ４、複数の導体路（１）が平行に延び、かつ導体路間の
面積が大部分電極（６）で占有されている、特許請求の
範囲第１項から第３項までのいずれか１項記載の液晶セ
ル。 ５、導体片（５）が導体路（１）の長手方向で電極（６
）よりも著しく小さい拡がりを有する、特許請求の範囲
第１項から第４項までのいずれか１項記載の液晶セル。 ６、導体路（１）がタンタルからなる、特許請求の範囲
第１項から第５項までのいずれか１項記載の液晶セル。 ７、導体片（５）および電極（６）がインジウム−スズ
酸化物からなる、特許請求の範囲第１項から第６項まで
のいずれか１項記載の液晶セル。 ８、導体片（５）がタンタルからなる、特許請求の範囲
第１項から第７項までのいずれか１項記載の液晶セル。 ９ 絶縁層（３）が五酸化タンタルからなる、特許請求
の範囲第１項から第８項までのいずれか１項記載の液晶
セル。 １０、特許請求の範囲第１項から第９項までのいずれか
１項記載の液晶セルにおいて、導体片（５）が導体層（
１７）からなり、この層の回路素子を形成する部分（１
８）がほぼ導体路（１）の平面上を走り、他の部分が導
体路（１）の厚さの数倍の厚さを有する絶縁層 （１４）の上に配置されていることを特徴とする液晶セ
ル。 １１、特許請求の範囲第１０項記載の液晶セルの製法に
おいて、導体路およびパターン化した層を導体路側から
露光する感光法により設置した後、導体片の領域に空所
を有する絶縁層を被覆し、導体路と反対側からの露光に
よつて導体片の拡がりに相当するパターンを有する層を
つくり、次に導体片を形成する導体層を被覆することを
特徴とする液晶セルの製法。 １２、導体片の縁部を導体路の縁部によつて決定する、
特許請求の範囲第１項から第９項までのいずれか１項記
載の製法。 １３、導体路製造後に行われる感光過程で基板の導体路
と反対側から露光する特許請求の範囲第１２項記載の製
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863626689 DE3626689A1 (de) | 1986-08-07 | 1986-08-07 | Fluessigkristallzelle |
| DE3626689.2 | 1986-08-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6343122A true JPS6343122A (ja) | 1988-02-24 |
Family
ID=6306837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62128542A Pending JPS6343122A (ja) | 1986-08-07 | 1987-05-27 | 液晶セルおよびその製法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0255850A3 (ja) |
| JP (1) | JPS6343122A (ja) |
| DE (1) | DE3626689A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2990815B2 (ja) * | 1991-01-25 | 1999-12-13 | セイコーエプソン株式会社 | 液晶表示装置及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2505070B1 (fr) * | 1981-01-16 | 1986-04-04 | Suwa Seikosha Kk | Dispositif non lineaire pour un panneau d'affichage a cristaux liquides et procede de fabrication d'un tel panneau d'affichage |
| JPS57196290A (en) * | 1981-05-28 | 1982-12-02 | Suwa Seikosha Kk | Matrix type liquid crystal display |
| JPS57196589A (en) * | 1981-05-28 | 1982-12-02 | Seiko Epson Corp | Manufacture of nonlinear element |
| JPS59105615A (ja) * | 1982-12-09 | 1984-06-19 | Seiko Epson Corp | 液晶表示装置 |
| JPS60149025A (ja) * | 1984-01-13 | 1985-08-06 | Seiko Epson Corp | 液晶表示装置 |
-
1986
- 1986-08-07 DE DE19863626689 patent/DE3626689A1/de not_active Withdrawn
-
1987
- 1987-03-10 EP EP87103448A patent/EP0255850A3/de not_active Withdrawn
- 1987-05-27 JP JP62128542A patent/JPS6343122A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0255850A3 (de) | 1989-07-19 |
| DE3626689A1 (de) | 1988-02-11 |
| EP0255850A2 (de) | 1988-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012113327A (ja) | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 | |
| JPS62209586A (ja) | 能動マトリクスのデイスプレイスクリ−ンの製造方法 | |
| KR20010039886A (ko) | 반도체 장치 | |
| JPH0372321A (ja) | アクティブマトリクス表示装置 | |
| US4471406A (en) | Multilayer capacitor | |
| US5258864A (en) | Method of fabricating MIM device arrays using a single exposure and lift-off process | |
| JPS6343122A (ja) | 液晶セルおよびその製法 | |
| JPS6114648B2 (ja) | ||
| KR100537882B1 (ko) | 액정표시장치및그제조방법 | |
| JPH02231755A (ja) | Ｍｉｍ容量を備えたモノリシック集積回路 | |
| JPS58137879A (ja) | エレクトロクロミツク表示器 | |
| JPS6210626A (ja) | 液晶セル | |
| US6246457B1 (en) | Liquid crystal display device in which copper layer filling between L-shape color filters and method for making the same | |
| JPS6190129A (ja) | マルチプレツクス表示形液晶セル | |
| KR100840318B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 | |
| JPS63282735A (ja) | 構造体の製造法 | |
| KR100229677B1 (ko) | 액정표시장치의 스토리지 캐패시터와 그 제조방법 | |
| JP2004037405A (ja) | 静電容量式湿度センサの製造法 | |
| JP2003131258A (ja) | 液晶表示装置 | |
| JPH04262536A (ja) | 配線構体形成法 | |
| JPH0476092B2 (ja) | ||
| JPS6346971B2 (ja) | ||
| CN116093114A (zh) | 一种tn型显示面板及其制造工艺、显示装置 | |
| KR100502800B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| JPH11344728A (ja) | アクティブマトリクス型液晶表示装置 |