JPS6342269B2

JPS6342269B2 -

Info

Publication number: JPS6342269B2
Application number: JP57209451A
Authority: JP
Inventors: Hideo Suzuki
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1982-12-01
Filing date: 1982-12-01
Publication date: 1988-08-22
Also published as: JPS59101698A

Description

【発明の詳細な説明】この発明は電子楽器のエンベロープ信号発生装
置に関し、特に現在値及び変化値を演算すること
によつてエンベロープ信号を発生するエンベロー
プ信号発生装置に適用して好適なものである。

一般に電子楽器においては、自然楽器の楽音に
類似する楽音を発生するため楽音信号に対して第
１図Ｂ及び第１図Ｃに示すようなエンベロープを
付与するようになされている。第１図Ｂのエンベ
ロープ波形は持続音系の自然楽器例えばオルガ
ン、フルート、バイオリン等に類似する楽音を発
生する場合に付与するもので、時点t₁で鍵盤のキ
ーを押して第１図Ａに示すキーオン信号KONが
立上つたとき、アタツク波形Ｗ１によつて急速に
立上つた後デイケイ波形部Ｗ２を介してアタツク
波形部Ｗ１のピークレベルLA（これをアタツクレ
ベルと呼ぶ）より少し低い持続レベルLSをもつ
持続波形部Ｗ３に移り、その後時点t₂でキーを離
したときリリース波形部Ｗ４によつてゆつくりと
０レベルに戻る。また第１図Ｃのエンベロープ波
形は減衰音系の自然楽器例えばピアノ、ハープシ
コード等に類似する楽音を発生する場合に付与す
るもので、第１図Ｂの持続音系のエンベロープ波
形に対して持続波形部Ｗ３をもたない構成をもつ
ている。

このようなエンベロープ波形をもつエンベロー
プ信号を発生する従来のエンベロープ信号発生装
置として、例えば第２図に示すようにデイジタル
演算回路１の演算動作によつて少くともアタツク
波形部Ｗ１が指数関数的に変化するようなエンベ
ロープ信号を発生させ得る構成のものがあつた。
因みに自然楽器における楽音のエンベロープの変
化はほぼ指数関数的であり、従つて指数関数的に
変化するエンベロープ波形を楽音信号に付与する
ことによつて自然感が豊かな楽音を発生できるか
らである。

演算回路１はエンベロープ信号VLを現在値デ
ータとして一方の入力端Ａに受けると共に、変化
値データ信号VDを他方の入力端Ｂに受け、演算
指定信号UDの内容に応じてエンベロープ信号
VLに変化値データ信号VDを加算又は減算し、
その演算結果を例えば９ビツトの並列デイジタル
信号形式のエンベロープ信号VLとしてシフトレ
ジスタ（１ステージ・９ビツト）２を介して出力
する。

エンベロープ信号VLは上述のように演算回路
１の入力端Ａにフイードバツクされると共に、そ
の例えば上位３ビツトが変化値切換回路３に判断
データ信号CTとして与えられる。この変化値切
換回路３は３ビツトの並列デイジタル信号形式の
判断データ信号CTの内容が「000」及び「001」，
「010」，「011」……「111」（すなわち10進数で
「０」及び「１」，「１」，「２」…「７」）に順次歩
進して行くごとに、８本の出力ラインl0，l1，l2，
l3…l7に変化値指定出力を順次送出するデコーダ
で構成され、これら信号ラインl0，l1，l2，l3…
l7に生じる変化値指定出力に対応する変化値デー
タ発生回路４から発生させるようになされてい
る。変化値データ発生回路４は例えば変化値デー
タ「１」，「２」，「４」，「８」，「16」，「32」を
記憶
するROMで構成され、出力ラインl1，l1，l2，
l3，…l7に指定出力が得られたときステート信号
STによつて指定されたステートに応じて決まる
変化値データを内容とする変化値データ信号VD
をゲート回路５を介して演算回路１の入力端Ｂに
与える。

ここでステート信号STはステート制御回路６
において発生され、現在形成すべき波形部がアタ
ツク波形部Ｗ１、デイケイ波形部Ｗ２，持続波形
部Ｗ３、リリース波形部Ｗ４であるときこれに対
応してアタツクステートSO，デイケイステート
Ｓ１１、持続ステートＳ１２、リリースステート
Ｓ２を指定し、それ以外の待機状態では待機ステ
ートＳ３を指定する。（第１図）。

変化値データ発生回路４は、ステート信号ST
がアタツクステートSOを指定したとき、それぞ
れ出力ラインl0，l1，l2，l3，…l7に変化値指定
出力が生じるごとに、第３図に示すようにそれぞ
れ110進数で「64」，「64」，「32」，「16」…「１」
を変化値データとする変化値データ信号VDを発
生する。またステート信号STがデイケイステー
トＳ１１を指定したとき「１」を変化値データと
する変化値データ信号VDを発生し、以下同様に
ステート信号STが持続ステートＳ１２，リリー
スＳ２、待機ステートＳ３を指定したときそれぞ
れ「０」，「１」，「０」を変化値データとする変化
値データ信号VDを発生する。

ゲート回路５は所定周期をもつ演算タイミング
パルス信号CLによつて開動作し、その都度変化
値データ信号VDを演算回路１に与える。このと
き演算回路１は演算指定信号UDの内容に応じて
その内容が加算動作を指定しているときエンベロ
ープ信号VLの現在値データに対して変化値デー
タ信号VDの変化値データを加算し、逆に演算動
作を指定しているとき減算する。

かくして演算回路１は、ステート信号STがア
タツクステートSOを指定している状態において、
演算指定信号UDによつて加算動作が指定される
ことにより、判断データ信号CTの内容が「000」
及び「001」，「010」，「011」…「111」（10進数で
「０」，「１」，「２」，「３」…「７」）の順序で変
化
し、従つて９ビツトのエンベロープ信号VL全体
の内容が第３図に示すように「０」〜「63」，
「64」〜「127」，「128」〜「191」、「92」〜「255」
…「448」〜「511」の領域を通つて行くとき、変
化値データ「64」，「32」，「16」…「１」を演算タ
イミングパルス信号CLがゲート回路５に与えら
れるごとに加算して行き、その結果出力エンベロ
ープ信号VLの値が第４図に示すように演算回数
が増大するに従つてほぼ指数関数的に立上ること
になる。

また演算回路１は、ステート信号STがデイケ
イステートＳ１１又はリリースステートＳ２を指
定している状態において、演算指定信号UDによ
つて減算動作が指定されることにより、常時一定
値「１」の変化値データ信号VD（ラインl0〜l7の
変化値指定出力が切換つても変化しない）を演算
タイミングパルス信号CLがゲート回路５に与え
られるごとに減算して行き、その結果エンベロー
プ信号VLを直線的に減少させる。

さらに演算回路１は、ステート信号STが持続
ステートＳ１２を指定している状態において常時
「０」の変化値データ信号VDを与えられること
により、エンベロープ信号VLを一定値の持続レ
ベルLSに維持させる。

かかる構成に加えて、エンベロープ信号VLは
比較回路７において目標値発生回路８から送出さ
れる目標値データ信号TGと比較され、比較回路
７の一致出力CNによつてステート制御回路６を
動作させる。目標値発生回路８は各ステートごと
にエンベロープ信号VLが行きつくべき最終値を
目標値として記憶してなるROMで構成され、ス
テート信号STの内容に応じて各ステートの目標
値データを読出して目標値データ信号TGとして
送出する。

ここで、アタツクステートSOにおける目標値
としてフルスケールの値（エンベロープ信号VL
の全てのビツトが論理「１」になつたときの値に
等しく10進数で「511」）を有するアタツクレベル
LAが目標値発生回路８に記憶されると共に、フ
ルスケールより徐々に小さくなる値のアタツクレ
ベルLAが目標値発生回路８に記憶され、音色に
応じて決められた値のアタツクレベルLAがステ
ート信号STによつて読み出される。

またデイケイステートＳ１１における目標値と
して各アタツクレベルLAの値に対してそれぞれ
所定の比率で決まるサステインレベルLSの値が
目標値発生回路８に記憶され、アタツクステート
SOにおいて１つのアタツクレベルLAの値が指定
されたときこれに対応するサステインレベルLS
の値がデイケイステートＳ１１における目標値デ
ータ信号TGとして読み出される。

ステート制御回路６は、キーオン信号KON、
一致信号CN及び音色選択信号TC等を受けて、
ステート信号ST、演算タイミングパルス信号
CL、演算指定信号UDを発生すると共に、キーオ
ン信号KONの到来時演算回路６に対するリセツ
ト信号RSを発生する。

以上の構成において、ステート制御回路６にキ
ーオン信号KONが到来すると、ステート制御回
路６は演算回路１に対してリセツト信号RSを与
えてリセツトすると共に、ステート信号STをア
タツクステートSOにする。このとき演算回路１
は先ず第４図の演算回数「０」の時点で10進数で
「０」のエンベロープ信号VLを送出している状態
においてゲート回路５に第１番目の演算タイミン
グ信号パルス信号CLが与えられた時変化値デー
タ発生回路４から発生されている変化値データ信
号VD（このとき「64」になつている）を加算し
てエンベロープ信号VLの値を「64」にする。こ
のとき第３図に示すように判断データ信号CTの
内容は「000」から「001」に変るが、変化値デー
タ発生回路４は引続き変化値「64」の変化値デー
タ信号VDを送出し続ける。従つて演算回路１は
第２番目の演算タイミングパルス信号CLが与え
られ時エンベロープ信号VLの現在値「64」に変
化値「64」を加算して出力エンベロープ信号VL
を「128」にする。

このとき判断データ信号CT「001」から「010」
に切換わることにより、変化値切換回路３は変化
値データ発生回路４から発生される変化値データ
信号VDを「32」に切換える。従つて演算回路１
は第３番目の演算タイミング信号パルス信号CL
が与えられた時エンベロープ信号VLの現在値
「128」に変化値「32」を加算してエンベロープ信
号VLを「160」にする。ところで判断データ信号
CTはエンベロープ信号VLの値が「192」になる
までは「010」のままであるので、変化値データ
発生回路４の変化値データ信号VDは変らず、演
算回路１は第４番目の演算タイミング信号パルス
信号CLが与えられたとき再度「32」を加算する。

その結果エンベロープ信号VLが「192」になる
と、判断データ信号CTは「011」に変化し、以後
エンベロープ信号VLが「256」になるまでこの状
態を維持する。従つて演算回路１は変化値データ
発生回路４から送出される変化値「16」の変化値
データ信号VDを第５番目〜第８番目の演算タイ
ミング信号パルスCLが与えられるごとに現在値
を表わすエンベロープ信号VLに繰返し加算して
行く。

以下同様にしてエンベロープ信号VLが順次
「256」，「320」，「384」，「448」になるごとに判断
データ信号CTが「100」，「101」，「110」，「111」
になつてその状態をエンベロープ信号VLが
「320」，「384」，「448」，「447」になるまで維持す
る。従つて演算回路１は変化値データ発生回路４
４から送出される変化値「８」，「４」，「２」，
「１」の変化値データ信号VDを第９番目〜第16
番目、第17番目〜第32番目、第33番目〜第64番
目、第65番目〜第128番目の演算タイミングパル
ス信号CLが与えられるごとに現在値を表わすエ
ンベロープ信号VLに繰返し加算して行く。

このようにしてエンベロープ信号VLは第４図
に示すように、演算回路が「０」〜「２」，「３」
〜「４」，「５」〜「８」，「９」〜「16」，「17」〜
「32」，「33」〜「64」，「65」〜「128」のとき順次
変化値「64」（＝「2⁶」），「32」（＝「2⁵」），「16
」
（＝「2⁴」），「８」（＝「2³」），「４」（＝「2²」
），「２」
（＝「2¹」），「１」（＝「2⁰」）づつ指数関数的にフ
ル
スケールまで増大するアタツク波形Ｗ１を形成す
ることになる。

実際上このアタツクステートSOにおいて目標
値発生回路８から指定された音色に対応するアタ
ツクレベルLA（フルスケール又はこれより小さい
値）のデータが比較回路７に与えられており、エ
ンベロープ信号VLがこのアタツクレベルLA（目
標値）と一致すると一致信号CNによつてステー
ト制御回路６を動作させてステート信号STをア
タツクステートSOからデイケイステートＳ１１
に切換えさせる。

かくしてデイケイステートＳ１１になると、変
化値データ発生回路４は常時変化値「１」の変化
値データ信号VDを発生する状態になると共に、
演算回路が演算指定信号UDによつて演算動作を
指定されることにより演算動作をするようにな
る。従つて演算回路１はアタツクステートSOに
おいて立上つたエンベロープ信号VLの現在値か
ら変化値データ信号VDの変化値「１」を繰り返
し減算して行き、かくしてエンベロープ信号VL
のデイケイ波形部Ｗ２を形成させる。（第１図）。

この状態はエンベロープ信号VLの値が目標値
発生回路８から目標値として送出されている持続
レベルLSの値に到達するまで続けられ、到達時
に比較回路７から得られる一致信号CNによつて
ステート制御回路６を動作させてステート信号
STをデイケイステートＳ１１から持続ステート
Ｓ１２に切換えさせる。

かくして持続ステートＳ１２になると、変化値
データ発生回路４は常時変化値「０」の変化値デ
ータ信号VDを発生する状態になり、演算回路１
は持続レベルLSのエンベロープ信号VLを送出し
続ける。

この持続ステートＳ１２はキーが離されてキー
オン信号KONが立下つたときステート制御回路
６が動作してステート信号STを持続ステートＳ
１２からリリーステートＳ２にするまで続けら
れ、ステート信号STがリリーステートＳ２にな
ると変化値データ発生回路４は常時「１」の変化
値データ信号VDを発生する状態になると共に、
減算回路１に減算を指定する演算指定信号UDが
与えられて減算動作するようになる。従つて演算
回路１は持続レベルLSにあるエンベロープ信号
VLから変化値データ信号VDの変化値「１」を
繰り返し減算して行き、かくしてエンベロープ信
号VLのリリース波形部Ｗ４を形成させる。

この状態はエンベロープ信号VLの値が目標値
発生回路８から目標値として送出されている０レ
ベル値に到達するまで続けられ、０レベル到達時
に比較回路７から得られる一致信号CNによつて
ステート制御回路６を動作させてステート信号
STをリリースステートＳ２から待機ステートＳ
３に切換えさせ、かくしてエンベロープ波形を形
成するための一巡動作を完了する。

なお、上述においてはリリースステートＳ２の
状態で演算回路１によつてエンベロープ信号VL
を減算するにつき、変化値データ発生回路４の変
化値データ信号VDの変化値を常時「１」にした
場合を説明したがこれに代え、第５図に示すよう
に変化値データ信号VDを判断データ信号CTの
変化に応じて指数関数的に変更するようにし、か
くして第１図Ｂにおいて破線で示すようにエンベ
ロープ信号VLのリリース波形部Ｗ４を指数関数
的に減少させて行くようにもできる。この場合は
アタツクステートSOについて上述したと同様に
して変化値データ信号VDの変化値に基づいて演
算回路１を減算動作させる。

また上述において指数関数的に変化する波形部
を作る際に、エンベロープ信号VLの現在値に応
じて変化値データ信号VDを変更させてこれを用
いて演算回路において所定の固定周期ごとに演算
動作をさせるようにした場合を述べたが、変化値
データ信号VDを固定にし、演算回路１の演算周
期、すなわち演算タイミングパルス信号CLの周
期をエンベロープ信号VLの現在値に応じて変化
させるようにしても良い。

ところで、上述の従来の構成によつて第４図に
示すように指数関数的に変化する波形部を得るよ
うにすると、エンベロープ信号VLの値が０レベ
ルに近い領域におけるエンベロープ信号VLに変
化値はかなり大きく、これに対してエンベロープ
信号VLの値がフルスケールに近くなるとエンベ
ロープ信号VLの変化値が小さくなつて行くよう
になる。従つて目標値（アタツクレベルLA）を
フルスケールより小さい値に設定した場合には大
きい変化値をもつ変化値データ信号VDを少ない
回数演算するだけで出力エンベロープ信号VLが
目標値に到達してしまうためにエンベロープ信号
VLの変化が粗くなり、その変化に基づいてクリ
ツクをもつた楽音を発生させる結果になつてい
た。

因みに例えば目標値をフルスケールの半分例え
ば第４図において「256」に選定した場合、アタ
ツク波形部Ｗ１は演算回路１がリセツトされて
「０」になつている状態から８回の演算をするだ
けで形成される。すなわち演算回路や第１，第２
番目の演算により変化値「64」が２回加算され、
第３，第４回目の演算により変化値「32」が２回
加算され、第５〜第８回目の演算により変化値
「16」が４回加算されてエンベロープ信号VLは目
標値「256」に到達する。

このようにクリツクをもつたエンベロープ信号
を用いて形成した楽音は耳ざわりで不自然さが目
立つため自然感を豊かにするために指数関数的変
化をさせようという目的に反する不都合な結果に
なつていた。

従来かかる不都合に対する対索として、アタツ
ク波形部の目標値を例えばフルスケールの半分の
「256」にするような場合には変化値データ発生回
路４から送出される変化値データ信号VDの変化
値を全部1/2に切り換える方法が考えられている。
この方法によれば、アタツク波形部Ｗ１における
演算回数を第４図のフルスケールの場合と同一に
選定できる（換言すれば演算の粗さをフルスケー
ルの場合と同一にできる）ので、良好な結果を得
ることができる。しかしこのようにすると、変化
値データ発生回路４としてメモリ容量が大きなも
のを用意しなければならず、しかも変化値データ
信号VDを目標値に応じて制御するための構成も
複雑になるのを避け得ない。

この発明は以上の点を考慮してなされたもの
で、変化値データ発生回路に記憶する変化値デー
タとしてはフルスケール目標値に対応して１組の
データを用意すれば良く、このようにしてもフル
スケール以下の任意の目標値が指定された場合に
これに応じて指数関数的に変化するエンベロープ
波形部を形成できるようにした電子楽器のエンベ
ロープ信号発生装置を提案しようとするものであ
る。

以下図面についてこの発明を第１図のアタツク
波形部Ｗ１を形成するようにした場合の実施例を
詳述しよう。

エンベロープ信号発生装置１１は、第６図に示
すような構成の電子楽器において楽音信号発生回
路１２に対して楽音信号にエンベロープを付与す
るためのエンベロープ信号VLを与える。すなわ
ち鍵盤回路１４において発生される押圧キーに関
する情報は押鍵検出回路１５に与えられ、押鍵さ
れたキーを表わすキーコード信号KCが楽音信号
発生回路１２に与えられる。楽音信号発生回路１
２はキーコード信号KCに対応する音高をもつと
共に、音色選択回路１６から送出される音色選択
信号TCを受けて対応する音色をもつ楽音信号を
発生する。

エンベロープ信号発生装置１１は押鍵検出回路
１５からキーオン信号KONを受けてエンベロー
プ信号VLの発生及び終了のタイミングを決める
と共に、音色選択回路１６から音色選択信号TC
を受けて選択された音色に応じて各種パラメータ
（アタツクレベル及び持続レベルの目標値、演算
タイミング等）を決めるようになされている。

かくして、エンベロープ信号発生装置１１から
発生されたエンベロープ信号VLは楽音信号発生
回路１２において発生された楽音信号にエンベロ
ープを付与し、このエンベロープが付与された楽
音信号TSがサウンドシステム１７において楽音
に変換される。

エンベロープ信号発生装置１１は、第２図との
対応部分に同一符号を附して第７図に示すよう
に、演算を実行することによつてエンベロープ信
号VLを形成するエンベロープ信号形成部２１と、
その演算タイミングを決める演算タイミング設定
部２２と、演算に使われる初期値及び目標値を設
定する演算値設定部２３と、アタツクレベル信号
発生部２４とを有する。

エンベロープ信号形成部２１は第２図について
上述したとほぼ同様にしてシフトレジスタ２を介
して演算回路１から送出される演算出力信号AD
を現在値として演算回路１の一方の入力端Ａに与
えると共に変化値データ発生回路４からゲート回
路５を介して到来する変化値データ信号VDを変
化値として他方の入力端Ｂに与える。ただし、第
２図の場合は演算回路１の演算出力信号をシフト
レジスタ２を介してそのままエンベロープ信号
VLとして送出するようになされているが、第７
図においては演算回路１の演算出力信号ADをシ
フトレジスタ２を介してレベレ変換回路２６に与
えて信号レベルを変換した後、その変換出力をエ
ンベロープ信号VLとして送出するようになされ
ている。

演算出力信号ADの上位３ビツトは第３図の判
断データ信号CTとして変化値切換回路３に与え
られ、また演算出力信号ADは比較回路７に与え
られて目標値データ信号TGと比較され、その一
致信号CNがステート制御回路６に動作信号とし
て与えられる。

以上の構成に加えて、ゲート回路５にはアンド
ゲート２７を通じて演算タイミング設定部２２に
おいて発生される演算タイミングパルス信号CL
が与えられる。演算タイミング設定部２２は音色
に基づいて演算速度を決めるレートメモリ２８を
有する。レートメモリ２８は各音色についてエン
ベロープ信号を構成する各ステート部分の演算速
度を表わすデータを記憶しているROMで構成さ
れ、音色選択回路１６（第６図）から与えられる
音色選択信号TCと、ステート制御回路６から与
えられるステート信号STとによつて現在指定さ
れている音色及びステートに対応するレートデー
タ信号RDを演算タイミング制御回路２９に与え
る。この演算タイミング制御回路２９はレートデ
ータ信号RDに応じた周期をもつパルス信号を発
生し、これを演算タイミングパルス信号CLとし
てアンドゲート２７に与える。アンドゲート２７
にはステート制御回路６において発生され待機ス
テートＳ３及び持続ステートＳ１２時に論理
「１」になるゲート制御信号SUSがインバータ３
０において反転されて与えられ、これにより待機
ステートＳ３及び持続ステートＳ１２時にはゲー
ト回路５に対する演算タイミングパルス信号CL
の通過を阻止して演算回路１の演算動作をさせな
いようになされている。

この場合ステート制御回路６は、持続音形の音
色が音色選択信号TCによつて指定されたとき、
第８図Ｂに示すように時点t₀〜t₁₁においてアタツ
ク波形部Ｗ１を形成させる間ステート信号STを
アタツクステートSOとし、続いて時点t₁₁〜t₁₃に
おいてデイケイ波形部Ｗ２及び持続波形部Ｗ３を
形成させる間ステート信号STをデイケイー持続
ステートＳ１とし、続いてt₁₃〜t₁₄においてリリ
ース波形部Ｗ４を形成させる間ステート信号ST
をリリースステートＳ２とし、それ以外の待機状
態では待機ステートＳ３とする。またこれと同時
にステート制御回路６は待機ステートＳ及びデイ
ケイー持続ステートＳ１のうち持続波形部Ｗ３を
形成する持続ステートＳ１２に入つたタイミング
でゲート制御信号SUSを論理「１」にしその後
それぞれアタツクステートＳ０及びリリースステ
ートＳ２に入るタイミングでゲート制御信号
SUSを論理「０」にする。さらにステート制御
回路６はアタツクステートSOのとき演算指定UD
の内容を加算にし、またデイケイー持続ステート
Ｓ１及びリリースステートＳ２のとき減算にす
る。さらにステート制御回路６は待機ステートＳ
３からアタツクステートS0に入るタイミングで
プリセツト信号PSを送出する。

これに対して減衰音形の音色が音色選択信号
TCによつて指定されたとき、ステート制御回路
６はデイケイー持続ステートＳ１においてデイケ
イステートＳ１１が終了したら持続ステートＳ１
２をジヤンプしてリリースステートＳ２にするこ
とにより、持続波形部Ｗ３をもたないエンベロー
プ波形（第８図Ｃ）を形成させるようになされて
いる。

アタツクレベル信号発生部２４は各音色ごとに
決められたアタツクレベルデータを記憶する
ROMで構成されたアタツクレベルメモリでな
り、音色選択信号TCによつて指定されたアタツ
クレベルデータを読出してアタツクレベル信号
TLとして演算設定部２３の反転回路３２に与え
る。アタツクレベルデータ信号TLは演算出力信
号ADと同様に例えば９ビツトの並列ビツトで構
成され、反転回路３２はこの並列ビツトの全部の
論理を反転させることによりアタツクレベル信号
TLの補数でなる反転アタツクレベル信号を作
つてセレクタ３３に与える。

また演算値設定部２３は、各音色ごとに決めら
れかつアタツクレベルLAと持続レベルLSとの差
の値を表わすデイフアレンスレベルデータを記憶
するROMで構成されたデイフアレンスレベルメ
モリ３４を有し、音色選択信号TCによつて指定
されたデイフアレンスレベルデータを読出してデ
イフアレンスレベル信号DLとして反転回路３５
に与える。このデイフアレンスレベル信号DLは
アタツクレベル信号TL同様に９ビツトの並列ビ
ツトで構成され、反転回路３５はこの並列ビツト
の全部の論理を反転させることによりデイフアレ
ンスレベル信号DLの補数でなる反転デイフアレ
ンスレベル信号を作つてセレクタ３３に与え
る。

セレクタ３３は、ステート制御回路６のステー
ト信号STを受けてデイケイ−持続ステートＳ１
のとき反転デイフアレンスレベル信号を選択
すると共に、待機ステートＳ３及びリリースステ
ートＳ２のとき反転アタツクレベル信号を選
択し、その選択出力信号TGを比較回路７に目標
値信号として与え、また演算回路１に初期値信号
として与える。

ここでアタツクレベル信号TLの内容は第８図
Ｂに示すエンベロープ信号VLのアタツク波形部
Ｗ１としてオール「０」のレベルから所望のアタ
ツクレベルTLまで立上る指数関数的曲線を得よ
うとする場合、このアタツクレベル値TLに選定
される。しかるにこのアタツクレベル値TLは反
転回路３２に反転されて反転アタツクレベル信号
TLの内容になるが、この反転アタツクレベル値
TLはオール「１」のレベルに対する補数になる
（すなわちTL＋＝オール「１」）から、オール
「１」のレベルから反転アタツクレベル値まで
の絶対値はアタツクレベル値TLの絶対値｜TL｜
になる。このことは反転アタツクレベル信号
を演算回路１にプリセツトしたとき、演算回路１
の演算出力信号ADの立上り開始時t₀の初期レベ
ルはオール「１」のレベルからアタツク波形部Ｗ
１の立上り高さに相当する値だけ下げたレベルに
設定され、従つてアタツクステートSOの演算終
了時における演算回路１の演算出力信号ADは常
にオール「１」になることを意味する。

また反転デイフアレンスレベル信号は、第
８図Ｂに示す如く演算出力信号ADの持続波形部
Ｗ３が維持すべき持続レベルを表わし、デイケイ
ステートＳ１１において比較回路７に対して目標
値信号として与えられる。かくしてデイケイステ
ートＳ１１において演算出力信号ADが目標値
DLと一致するレベルに低下したとき、これをス
テート制御回路６が検出してステート信号STを
デイケイステートＳ１１から持続ステートＳ１２
に切り換える。

シフトレジスタ２から得られる演算出力信号
AD及びアタツクレベル信号発生部２４のアタツ
クレベル信号TLはデイジタル値「１」のキヤリ
ー信号CIを受ける加算回路でなるレベル変換回
路２６において加算され、かくして次の演算式で
表わされるエンベロープ信号VL VL＝AD＋（TL＋１）＝AD− …(1) が得られる。このエンベロープ信号VLは第８図
Ｂに示すように演算出力信号ADをオール「０」
のレベルに平行移動させたと同様のエンベロープ
波形になる。

因みにアタツクステートSOの開始時点t₀にお
いて演算回路１にセレクタ３３の選択出力信号
TG（待機ステートＳ３で反転アタツクレベル信
号）が初期値としてプリセツトされるので演
算出力信号ADはこの反転アタツクレベルの
値に設定される。従つて時点t₀のエンベロープ信
号VLの値は、 VL＝＋（TL＋１）＝オール「０」 …(2) になり、このことはエンベロープ信号VLが値｜
TL｜だけ低いレベルに平行移動したことを意味
する。その後エンベロープ信号VLがアタツクレ
ベルに到達した時点t₁₁におけるエンベロープ信
号VLは演算出力信号ADがオール「１」レベル
にあるから、 VL＝オール「１」＋（TL＋１）＝オール「１」＋１＋TL ＝TL (3) になる。しかるにレベルTLはオール「１」から
値の差があり、この分アタツクレベルが値｜
TL｜だけ平行移動したことを表わしている。そ
の後持続ステートＳ１２の開始時点t₁₂における
エンベロープ信号VLは演算出力信号ADが反転
デイフアレンスレベルにあるから VL＝＋（TL＋１）＝オール「１」−DL＋（TL＋１）＝TL−DL (4) になり、このことは時点t₁₁のアタツクレベルTL
からデイフアレンス値｜DL｜だけ低下したレベ
ルにあることを表わす。すなわち、エンベロープ
信号VLの持続波形部Ｗ３は演算出力信号ADの
持続波形部Ｗ３を値｜｜だけ平行移動させた
ことを表わしている。

このように演算回路１の演算出力信号ADのフ
ルスケール（すなわちオール「０」からオール
「１」）のうち、オール「１」のレベルを基準にし
てアタツク波形部Ｗ１の立上り高さに相当する部
分を使つてエンベロープ波形を作り、これをオー
ル「０」レベルに平行移動することによつてエン
ベロープ信号VLを得ることができる。かかる動
作はステート制御回路６が第９図のフローチヤー
トの処理手順に従つて演算回路１を演算制御する
ことによつて実行される。

ステート制御回路６は、第９図のステツプSP
１において待機ステートＳ３になつて、ステツプ
SP２において論理「１」のゲート制御信号SUS
を送出してゲート回路５への演算タイミングパル
ス信号CLの通過をアンドゲート２７において阻
止して演算回路１の加算、減算動作をさせないよ
うにする。このときエンベロープ信号VLはオー
ル「０」レベルを維持する。ステート制御回路６
は続いてステツプSP３に移つて新たなキーオン
信号KONが論理「１」になつたか否かを判断し、
否定されれば再度ステツプSP１に戻り、かくし
てステート制御回路６は新たなキーオン信号
KONが発生するのを待ち受ける状態になる。

やがてステツプSP３において新たなキーオン
信号KONが論理「１」になつたことを判断する
と、ステート制御回路６は次のステツプSP４に
移つてゲート制御信号SUSを論理「０」にする
と共に、次のステツプSP５において演算回路１
に対するプリセツト信号PRを論理「１」にして
セレクタ３３において選択された反転アタツクレ
ベル信号を演算回路１に初期値としてプリセ
ツトする。このときセレクタ３３はステート信号
STが待機ステートＳ３であるので反転アタツク
レベル信号を選択している。

次のステツプSP６においてステート制御回路
６はステート信号STをアタツクステートSOに切
換えると共に、演算回路１に対する演算指定信号
UDを論理「１」にして加算動作を指定する。

このとき変化値データ発生回路４は第３図につ
いて上述した変化値をもつ変化値データ信号VD
を送出し、これをゲート回路５に与えられる演算
タイミングパルス信号CLによつて演算回路１に
おいて加算演算させ、かくして演算出力信号AD
は第８図の時点t₀から指数関数的に上昇して行
き、これに応じてエンベロープ信号VLはオール
「０」レベルからアタツク波形部Ｗ１を形成して
行く。

ステート制御回路６は次のステツプSP７に移
つてキーオン信号KONが論理「１」か否かを判
断し、肯定結果が得られれば次のステツプSP８
に移つてアタツクエンド回路３９の検出信号AE
に基づいて演算出力信号ADがオール「１」にな
つたか否かを判断する。ここでアタツクエンド検
出回路３９は９入力アンド回路でなり、並列９ビ
ツトの演算出力信号ADを受けてこれがオール
「１」になつたとき論理「１」になるアタツクエ
ンド検出信号AEを送出する。ステツプSP８にお
いて否定結果が得られれば未だアタツクステート
SOの演算が終了していないので、ステツプSP６
に戻つて再度ステツプSP及びSP８の判断を実行
する。ここでステツプSP７の判断は途中でキー
が離されていないことを確認するために実行され
るもので、否定結果が得られると後述するステツ
プSP１５にジヤンプして演算回路１をリリース
ステートＳ２に制御することによりエンベロープ
信号VLを直ちに消滅させる。

これに対してステツプSP８において演算出力
信号ADがオール「１」になつたことの肯定結果
が得られると、ステート制御回路６はステツプ
SP９に移つて第８図の時点t₁₁においてステート
信号STをデイケイー持続ステートＳ１に切換え
ると共に演算指定信号UDを論理「０」にして減
算動作を指定させる。このときセレクタ３３はス
テート信号STによつて反転デイフアレンス信号
DLを選択して比較回路７の目標値信号として入
力する。従つて演算回路１は変化値データ発生回
路４から到来する変化値「１」の変化値データ信
号VDを演算出力信号ADから減算して行くこと
により演算出力信号ADのデイケイ波形部Ｗ２を
形成して行く。

続いてステート制御回路６は次のステツプSP
１０に移つてキーオン信号KONが論理「１」か
否か（従つてキーが途中で離されたか否か）を判
断し、肯定結果が得られれば次のステツプSP１
１に移つて演算出力信号ADがセレクタ３３の選
択出力信号TG（このときは反転デイフアレンス
信号）と等しいか又はそれ以下になつたか否
かを判断する。否定結果が得られればステート制
御回路６は再度ステツプSP９に戻つてステツプ
SP１０及びSP１１の判断を繰返す。ここでステ
ツプSP１０において否定結果が得られればキー
が離されているので後述するステツプSP１５に
ジヤンプしてエンベロープ信号VLを直ちに消滅
させる。

ステツプSP１１において肯定結果が得られる
と、次のステツプSP１２においてステート制御
回路６は音色選択信号TCによつて指定されたエ
ンベロープ波形モードが持続音形であるか又は減
衰音形であるかを判断し、持続音形エンベロープ
が指定されているときは次のステツプSP１３に
移つてゲート制御信号SUSを論理「１」にして
ゲート回路５への演算タイミングパルス信号CL
の通過を阻止することにより演算回路１の演算出
力信号ADを変化させないようにし、かくして第
８図の時点t₁₂において持続波形部Ｗ３を形成さ
せる。このときステート制御回路６は次のステツ
プSP１４においてキーオン信号KONが論理
「１」か否かを判断し、肯定されれば再度ステツ
プSP１４に戻ることによりキーが離されるのを
待つ。

やがてステツプSP１４において否定結果が得
られればステート制御回路６は次のステツプSP
１５に移つてステート信号STをリリースステー
トＳ２に切換えることにより、変化値データ発生
回路４から変化値「１」の変化値データ信号VD
を送出させると共に、演算指定信号UDを論理
「０」にセツトし、さらにセレクタ３３によつて
反転アタツクレベル信号を選択させてその選
択出力信号TGを比較回路７に目標値信号として
入力させる。そして次のステツプSP１６に移つ
て、ゲート制御信号SUSを論理「０」にしてゲ
ート回路５に対して演算タイミングパルス信号
CLを与えることにより、演算回路１によつて演
算出力信号ADを変化値「１」づつ減少変化させ
て行き、かくして第８図の時点t₁₃においてリリ
ース波形部Ｗ４を形成開始させる。

続いてステート制御回路１はステツプSP１７
に移つて演算出力信号ADが選択出力信号TG（こ
のとき反転アタツクレベル信号）と等しか又
はこれより低くなつたか否かを判断する。否定結
果が得られれば再びステツプSP１５に戻つてス
テツプSP１５，SP１６，SP１７を繰返し、かく
して演算出力信号ADが反転アタツクレベル信号
TLのレベルまで低下して行く。やがてステツプ
SP１７において肯定結果が得られると、ステー
ト制御回路６は演算出力信号ADのリリースが済
んでエンベロープ波形の発生動作が終了したと判
断して第８図の時点t₁₄において上述のステツプ
SP１の待機状態に移る。

このようにして第８図Ｂに示すような持続音形
のエンベロープ波形の演算出力信号ADが演算回
路１において形成され、これに基づいてレベル変
換回路２６において信号レベルをオール「０」に
平行移動したと同様のエンベロープ信号VLが送
出される。

これに対してステツプSP１２のエンベロープ
波形モードの判断結果が減衰音形であれば、ステ
ート制御回路６はステツプSP１３及びSP１４を
ジヤンプしてステツプSP１５に移り、これによ
りステツプSP１３及びSP１４における持続波形
部Ｗ３の形成動作をせずに直ちにリリースステー
トＳ２に入り、その結果第８図Ｃに示すような減
衰音形のエンベロープ信号VLをレベル変換回路
２６から送出させることになる。

このように第７図の構成によれば、演算回路１
として、第２図の場合のように、オール「０」レ
ベル（10進数で「０」からオール「１」（並列９
ビツト信号形式を用いた場合10進数で「511」）ま
でのフルスケールの間で指数関数的変化を得るこ
とができるものを用い、そのフルスケールの指数
関数的変化のうち変化値が小さいオール「１」レ
ベルに近い変化領域を利用してエンベロープ波形
を作ることにより、アタツクレベルTLがフルス
ケールより小さい場合にも多くの演算回数で細か
い変化値で変化するエンベロープ信号を得ること
ができる。従つて従来の場合のように、演算回数
が少なく変化値が粗いために生じるクリツク音の
発生をなくし得ると共に、変化値データ発生回路
４に記憶する変化値データとしてオール「０」か
らオール「１」までのフルスケールに対応する１
組の変化値データを用意するだけで各音色ごと
（各アタツクレベルごと）に用意する必要がなく、
従つて変化値データ発生回路４の構成を複雑にさ
せないようにできる。

第１０図及び第１１図はこの発明の他の実施例
を示す。第１０図の構成は第８図においてエンベ
ロープ信号VLのリリース波形部Ｗ４を直線的に
低下させるのに代えて、これを指数関数的に低下
させるようにしたもので、第７図との対応部分に
同一符号を附して示すように次のような変更がな
されている。

すなわちアタツクレベル信号発生部２４のアタ
ツクレベル信号TL及びデイフアレンスレベルメ
モリ３４のデイフアレンスレベル信号DLを減算
回路４１に与えて減算出力信号TL−DLを得、こ
れを演算回路１の初期値データ信号ラインに設け
たセレクタ４２に与える。セレクタ４２はステー
ト信号STによつて制御され、ステート信号STが
リリースステートＳ２になつたとき減算出力信号
TL−DLを選択して演算回路１に初期値データと
して与え、リリースステートＳ２以外のステート
のときは演算値設定部２３の選択出力信号TGを
選択する。

一方演算値設定部２３のセレクタ３３にはオー
ル「０」データAZが入力され、ステート信号ST
がリリースステートＳ２になつたときオール
「０」データAZを内容とする選択出力信号TGが
比較回路７の目標値信号として送出されるように
なされている。

またこの場合ステート制御信号６は、ステート
信号STがステートＳ２になつたタイミングで論
理「１」になり、その後ステート信号STがステ
ートＳ３になつた待機状態において新たなキーが
押されてキーオン信号KONが論理「１」に立上
つたタイミングで論理「０」になる１ビツトのレ
ベル変換制御信号RLSを発生し、これをレベル
変換回路２６のキヤリー信号として与えると共
に、レベル変換回路２６へのアタツクレベル信号
TLの信号ラインに介挿されたゲート回路４３に
ゲート制御信号として与えられる。

さらにこの場合は、変化値データ発生回路４は
リリース波形部Ｗ４の変化値データとして第５図
について上述したように、判断データ信号CTの
内容がオール「１」（10進数で「７」）からオール
「０」（10進数で「０」）に減少するに従つて変化
値が指数関数的に「64」，「32」，「16」，…「１」
のように減少して行くような変化値データを記憶
している。

以上の構成のエンベロープ信号発生装置１１
は、第９図との対応部分に同一符号を附して第１
１図に示す手順に従つて指数関数的に変化するリ
リース波形部Ｗ４を形成する。すなわちステート
制御回路６が第９図について上述したステツプ
SP１５においてステート信号STをリリースステ
ートＳ２にすると、セレクタ４２が減算回路４１
の減算出力信号TL−DLを選択して演算回路１に
初期値データとして入力すると共に、セレクタ３
３がオール「０」データAZを選択して比較回路
７に目標値信号として入力する。

その後ステート制御回路６は次のステツプSP
２１において変換制御信号RLSを論理「０」に
立下げてゲート回路４３を閉動作させてアタツク
レベル信号TLをレベル変換回路２６に入力させ
ないようにすると共に、レベル変換回路２６に
「１」加算をするキヤリー信号を与えないように
する。従つてレベル変換回路２６(1)式について上
述したレベル変換動作を実行せず、演算出力信号
ADをそのままエンベロープ信号VLとして送出
する状態になる。

次にステート制御回路６は上述のステツプSP
１６においてゲート制御信号SUSを論理「０」
にしてゲート回路５を通じて変化値データ発生回
路４から変化値データ信号VDを演算回路１に与
える。続いてステツプSP２２に移つてステート
制御回路６はプリセツト信号RSを論理「１」に
立上げてセレクタ４２の選択出力信号（このとき
減算出力信号TL−DLが選択されている）が演算
回路１にプリセツトされる。

かくして演算回路１の演算出力信号ADは第８
図Ｂにおいて「TL−DL」にセツトされ、従つて
変化値データ発生回路４は第５図の変化値データ
「64」〜「１」のうち「TL−DL」に対応する変
化値データが読出されてゲート回路５を通じて演
算回路１に入力され、このとき減算を指定してい
る演算指定出力UDによつて演算回路１は減算動
作をする。その結果演算出力信号ADは初期値
「TL−DL」から指数関数的に低下して行く。

このときステート制御回路６は次のステツプ
SP１７において比較回路７において演算出力信
号ADが目標値信号（このときセレクタ３３のオ
ール「０」データAZが与えられている）と等し
いか又はその以下になつたか否かを判断し、否定
結果が得られればステツプSP１５に戻り、かく
して演算出力信号ADがオール「０」レベルに戻
るのを待つ。

その後演算出力信号ADがオール「０」レベル
に戻ると、ステート制御回路６は上述のステツプ
SP１に移つてステート信号STを待機ステートＳ
３にし、従つてセレクタ３３は反転アタツクレベ
ル信号を選択出力信号TGとして送出する状
態に戻ると共に、セレクタ４２がこの選択出力信
号TGを初期値データとして選択して演算回路１
に入力し得る状態に戻る。なおこのとき演算回路
１の演算は行われないので、演算出力信号ADの
レベルはオール「０」レベルにあり、これが引続
きレベル変換制御信号RLSによつてレベル変化
動作が禁止されているレベル変換回路２６を通じ
て「０」レベルのエンベロープ信号VLとして送
出される。この禁止動作はステート制御回路６が
ステツプSP３において新たなキーオン信号KON
の立上りを検出するまで続けられる。このステツ
プSP３において肯定結果が得られると、ステー
ト制御回路６はステツプSP２３に移つて変換制
御信号RLSを論理「１」レベルに立ち上げて、
レベル変換回路２６にキヤリー信号を与えると共
にゲート回路４３を通じてアタツクレベル信号
TLをレベル変換回路２６に入力させるような状
態になり、かくして次のステツプSP４，SP５を
経てステツプSP６における次のアタツクステー
トSOの動作に入つて行く。

このように第１０図及び第１１図の構成によれ
ば、第８図Ｂの指数関数的アタツク波形部Ｗ１、
デイケイ波形部Ｗ２、持続波形部Ｗ３を第７図な
いし第９図について上述した実施例と同様にして
演算出力信号ADをそのオール「１」レベル附近
の領域における細かい変化値データを用いて演算
し、この演算結果をオール「０」レベルにレベル
変換して出力することによつて形成することがで
きると共に、これに続く指数関数的リリース波形
部Ｗ４は演算出力信号ADをそのオール「０」レ
ベル附近の領域における細かい変化値データを用
いて演算してこれをレベル変換せずにそのまま出
力することにより形成することができる。

なお、上述においては指数関数的に変化する波
形部を作る際に、エンベロープ信号VLの現在値
に応じて変化値データ信号VDを変更させてこれ
を用いて演算回路１において所定の固定周期ごと
に演算動作させるようにした場合にこの発明を適
用したが、これに限らず、演算回路１の演算周期
（演算タイミングパルス信号CLの周期）を上述し
た変化値データ信号VDの場合と同様にしてエン
ベロープ信号VLの現在値に応じて変化させるよ
うにした場合にもこの発明を適用し得る。

さらに、上述においてはアタツク波形部Ｗ１を
形成する際に、演算回路１を加算動作させかつデ
イケイ波形部Ｗ２及びリリース波形部Ｗ４を形成
する際減算動作させるようにしたがこれに代え、
アタツク波形部Ｗ１を形成する際にオール「１」
レベルを基準にとつて波形分だけ減算しかつデイ
ケイ波形部Ｗ２及びリリース波形部Ｗ４を形成す
る際に加算して行くようにしても良い。

さらに、上述においては単音電子楽器について
説明したが、周知の発音割当て回路を用いた複音
電子楽器としてもよく。この場合にはエンベロー
プ信号発生装置１１から各発音チヤンネルに関す
るエンベロープ信号VLを時分割で発生するよう
にするとよい。このためには、第７図あるいは第
１０図のシフトレジスタ２を発音チヤンネル数に
等しいステージ数に設定すると共に、発音割当て
回路から各発音チヤンネルのキーオン信号KON
を時分割で入力する。そして、この時分割キーオ
ン信号KONに基づき上述したエンベロープ信号
発生動作を各発音チヤンネルごとに時分割で行な
うようにすればよい。

以上のようにこの発明によれば、エンベロープ
信号波形のうち指数関数的に変化する波形部を得
るにつき、演算初期値及び目標値を必要に応じて
設定することより、常に細かい変化値の領域を用
いて演算するようにできるのでクリツクが生ずる
おそれがない程度に滑らかな変化をするエンベロ
ープ波形を形成させることができる。かくするに
つき、目標値（例えばアタツクレベル）が種々異
なる場合においてもフルスケールについての１組
の変化値データを予め用意しておけばこれを用い
て必要に応じて所望の目標値のエンベロープ波形
を形成でき、従つて変化値データ発生回路の構成
を複雑にさせないで簡易に構成できる。

【図面の簡単な説明】

第１図はエンベロープ信号の説明に供する信号
波形図、第２図は従来のエンベロープ信号発生装
置を示すブロツク図、第３図は各波形部の演算に
用いる変化値データの説明に供する図表、第４図
はアタツク波形部の演算の様子を示す信号波形
図、第５図はリリース波形部の演算に用いる変化
値データの他の例を示す図表、第６図は電子楽器
の概略構成を示すブロツク図、第７図はこの発明
による電子楽器のエンベロープ信号発生装置の一
実施例を示すブロツク図、第８図は発生されるエ
ンベロープ信号の説明に供する信号波形図、第９
図は第７図の動作の説明に供するフローチヤー
ト、第１０図はこの発明の他の実施例を示すブロ
ツク図、第１１図はその動作の説明に供するフロ
ーチヤートである。１……演算回路、３……変化値切換回路、４…
…変化値データ発生回路、６……ステート制御回
路、７……比較回路、２１……エンベロープ信号
形成部、２２……演算タイミング設定部、２３…
…演算設定部、２４……アタツクレベル信号発生
部、２６……レベル変換回路、２８……レートメ
モリ、２９……演算タイミング制御回路、３２，
３５……反転回路、３３，４２……セレクタ、３
４……デイフアレンスレベルメモリ、４１……減
算回路。

Claims

【特許請求の範囲】１ (a) エンベロープ信号の現在値に対して加算
または減算するための変化分データを発生する
変化分データ発生手段と、 (b) エンベロープ信号の現在値と上記変化分デー
タ発生手段から発生される変化分データとを加
算または減算してその演算結果をエンベロープ
信号の新たな現在値として出力する演算動作を
繰り返し実行する演算手段と、 (c) 上記演算手段から出力されるエンベロープ信
号の現在値に基づき、該エンベロープ信号の少
なくとも立上り部分における現在値が指数関数
的に変化するとともに該現在値がエンベロープ
信号のアタツクレベルに近づくのに伴ない量子
化が細かくなるように上記変化分データ発生手
段から発生される変化分データを順次変化させ
る変化特性制御手段と、 (d) エンベロープ信号の発生開始時に、エンベロ
ープ信号の設定可能な最大アタツクレベルに対
応する基準レベルと発生すべきエンベロープ信
号のアタツクレベルとの差に相当する値を上記
演算手段に初期値として設定する初期値設定手
段と、 (e) 上記演算手段から出力されるエンベロープ信
号の現在値が上記基準レベルに達したことを検
出して上記演算手段の演算動作を加算演算から
減算演算に、または減算演算から加算演算に切
り換える制御を行なう演算制御手段と、 (f) 上記演算手段から出力されるエンベロープ信
号の現在値を入力し、その値を少なくとも上記
立上り部分において上記初期値分だけ除くよう
にレベル変換して出力するレベル変換手段とを具え、上記レベル変換手段の出力をエンベロー
プ信号として送出するようにしたことを特徴とす
る電子楽器のエンベロープ信号発生装置。