JPS634213B2 - - Google Patents
Info
- Publication number
- JPS634213B2 JPS634213B2 JP56172977A JP17297781A JPS634213B2 JP S634213 B2 JPS634213 B2 JP S634213B2 JP 56172977 A JP56172977 A JP 56172977A JP 17297781 A JP17297781 A JP 17297781A JP S634213 B2 JPS634213 B2 JP S634213B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- microcomputer
- pulse
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 241000282414 Homo sapiens Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロコンピユータに於ける暴走
検出装置の改良に関するものである。
検出装置の改良に関するものである。
近年、種々の分野に於いてマイクロコンピユー
タによる制御が利用される傾向にある。この場
合、自動車あるいは産業機器等に用いた場合に
は、その使用条件が過酷であるために、ノイズあ
るいは静電気等によつて暴走状態となつてしまう
場合がある。従つて、マイクロコンピユータを使
用するに当つては、暴走を迅速にかつ確実に検出
してフエールセーフ制御に切換えるための暴走検
出装置が用いられている。
タによる制御が利用される傾向にある。この場
合、自動車あるいは産業機器等に用いた場合に
は、その使用条件が過酷であるために、ノイズあ
るいは静電気等によつて暴走状態となつてしまう
場合がある。従つて、マイクロコンピユータを使
用するに当つては、暴走を迅速にかつ確実に検出
してフエールセーフ制御に切換えるための暴走検
出装置が用いられている。
この場合、従来一般に用いられている暴走検出
装置は、ループ処理時間を監視するデツトマンタ
イマを設け、ループ処理時間がデツトマンタイマ
の設定時間以上に長くなつた場合を暴走状態とし
て検出するものである。
装置は、ループ処理時間を監視するデツトマンタ
イマを設け、ループ処理時間がデツトマンタイマ
の設定時間以上に長くなつた場合を暴走状態とし
て検出するものである。
しかしながら、デツトマンタイマの設定時間
は、ループ処理時間に一致させることによつて検
出精度が高められるものであり、第１図に示すよ
うに各処理ループに於ける処理時間T1，T2，T3
が一致している場合には有効であるが、第２図に
示すように複雑に分技したソフト処理を行なう場
合には各処理ループの時間T1，T2，T3を一致さ
せるために第３図に示すようにインターバルタイ
マを挿入する必要がある。この結果、ソフトが極
めて複雑になるために、ソフト設計およびデバツ
クに多くの時間が必要となつてしまう。また、プ
ログラムの容量が増えるために、ワンチツプ・マ
イコンのようにプログラム容量が限られている装
置に於いては、メイン容量が減少して制御能力が
低下してしまう等の種々問題を有している。
は、ループ処理時間に一致させることによつて検
出精度が高められるものであり、第１図に示すよ
うに各処理ループに於ける処理時間T1，T2，T3
が一致している場合には有効であるが、第２図に
示すように複雑に分技したソフト処理を行なう場
合には各処理ループの時間T1，T2，T3を一致さ
せるために第３図に示すようにインターバルタイ
マを挿入する必要がある。この結果、ソフトが極
めて複雑になるために、ソフト設計およびデバツ
クに多くの時間が必要となつてしまう。また、プ
ログラムの容量が増えるために、ワンチツプ・マ
イコンのようにプログラム容量が限られている装
置に於いては、メイン容量が減少して制御能力が
低下してしまう等の種々問題を有している。
従つて、本発明による目的は、インターバル処
理を必要とせずにソフトを短かくした状態で高精
度の暴走検出が行なえるマイクロコンピユータの
暴走検出装置を提供することである。以下、図面
を用いて本発明によるマイクロコンピユータの暴
走検出装置を詳細に説明する。
理を必要とせずにソフトを短かくした状態で高精
度の暴走検出が行なえるマイクロコンピユータの
暴走検出装置を提供することである。以下、図面
を用いて本発明によるマイクロコンピユータの暴
走検出装置を詳細に説明する。
第４図は、本発明によるマイクロコンピユータ
の暴走検出装置の一実施例を示す回路図である。
同図に於いて１は診断パルスとしての一定周期の
パルス信号Ａを発生するパルス発生回路、２はマ
イクロコンピユータであつて、主信号処理の他に
ポートP1にパルス信号Ａが供給されると、この
パルス信号Ａの１周期に必ず１回ずつ出力ポート
P2から送出される出力信号Ｂを反転する信号処
理が行なわれるように構成されている。３はマイ
クロコンピユータ２の出力ポートP2から発生さ
れる出力信号Ｂの立上りおよび立下り部分を取り
出す反転検出回路であつて、抵抗４とコンデンサ
５による積分回路と出力信号Ｂと前記積分出力を
入力とするイクスクルージブオア回路６とによつ
て構成されている。７はフリツプフロツプ回路で
あつて、電源＋ＶをＤ入力とし、イクスクルージ
ブオアゲート６の出力をクロツク入力とするとと
もに、パルス発生回路１から発生されるパルス信
号Ａをリセツト入力としている。８はイクスクル
ージブオアゲート６の出力とフリツプフロツプ回
路７の出力との一致を求める一致検出回路として
のアンドゲート、９はアンドゲート８の出力によ
つてトリガされるモノマルチバイブレータ回路で
あつて、その出力をフエールセーフ制御信号Ｆと
して送出するとともに、マイクロコンピユータ２
にリセツト信号を供給する。
の暴走検出装置の一実施例を示す回路図である。
同図に於いて１は診断パルスとしての一定周期の
パルス信号Ａを発生するパルス発生回路、２はマ
イクロコンピユータであつて、主信号処理の他に
ポートP1にパルス信号Ａが供給されると、この
パルス信号Ａの１周期に必ず１回ずつ出力ポート
P2から送出される出力信号Ｂを反転する信号処
理が行なわれるように構成されている。３はマイ
クロコンピユータ２の出力ポートP2から発生さ
れる出力信号Ｂの立上りおよび立下り部分を取り
出す反転検出回路であつて、抵抗４とコンデンサ
５による積分回路と出力信号Ｂと前記積分出力を
入力とするイクスクルージブオア回路６とによつ
て構成されている。７はフリツプフロツプ回路で
あつて、電源＋ＶをＤ入力とし、イクスクルージ
ブオアゲート６の出力をクロツク入力とするとと
もに、パルス発生回路１から発生されるパルス信
号Ａをリセツト入力としている。８はイクスクル
ージブオアゲート６の出力とフリツプフロツプ回
路７の出力との一致を求める一致検出回路として
のアンドゲート、９はアンドゲート８の出力によ
つてトリガされるモノマルチバイブレータ回路で
あつて、その出力をフエールセーフ制御信号Ｆと
して送出するとともに、マイクロコンピユータ２
にリセツト信号を供給する。
このように構成されたマイクロコンピユータの
暴走検出回路に於いて、パルス発生回路１は常時
第５図ａに示すように、一定周期のパルス信号Ａ
を発生してマイクロコンピユータ２の入力ポート
P1に供給している。一方、正常時に於けるマイ
クロコンピユータ２は通常の制御プログラムの外
に暴走監視用の処理プログラムを有しており、パ
ルス信号Ａが供給されるとそのパルス周期の間に
於いて出力ポートP2から送出される出力信号Ｂ
の極性を第５図ｂに示すように必ず１回反転させ
る。そして、このマイクロコンピユータ２の出力
信号Ｂは、反転検出回路３に於いてその立上りお
よび立下り部分が検出されて第５図ｃに示すパル
ス信号Ｃがイクスクルージブオアゲート６から送
出される。このようにして発生されたパルス信号
Ｃは、フリツプフロツプ回路７にクロツク信号と
して供給されるために、フリツプフロツプ回路７
はパルス信号Ｃの立下りでセツトされてパルス信
号Ａの立上りでリセツトされるために、その出力
は第５図ｄに示すようになる。次に、フリツプフ
ロツプ回路７の出力信号Ｄは、アンドゲート８に
於いてイクスクルージブオアゲート６から送出さ
れるパルス信号Ｃとの一致が求められるが、両者
は一致が得られずに第５図ｅに示すようにその出
力Ｅは“Ｌ”状態を続ける。従つて、モノマルチ
バイブレータ回路９は不動作状態を続けてフエー
ルセーフ制御信号Ｆは第５図ｆに示すように
“Ｌ”となつてフエールセーフ制御が行なわれな
いとともに、マイクロコンピユータ２に対するリ
セツト制御も行なわれない。
暴走検出回路に於いて、パルス発生回路１は常時
第５図ａに示すように、一定周期のパルス信号Ａ
を発生してマイクロコンピユータ２の入力ポート
P1に供給している。一方、正常時に於けるマイ
クロコンピユータ２は通常の制御プログラムの外
に暴走監視用の処理プログラムを有しており、パ
ルス信号Ａが供給されるとそのパルス周期の間に
於いて出力ポートP2から送出される出力信号Ｂ
の極性を第５図ｂに示すように必ず１回反転させ
る。そして、このマイクロコンピユータ２の出力
信号Ｂは、反転検出回路３に於いてその立上りお
よび立下り部分が検出されて第５図ｃに示すパル
ス信号Ｃがイクスクルージブオアゲート６から送
出される。このようにして発生されたパルス信号
Ｃは、フリツプフロツプ回路７にクロツク信号と
して供給されるために、フリツプフロツプ回路７
はパルス信号Ｃの立下りでセツトされてパルス信
号Ａの立上りでリセツトされるために、その出力
は第５図ｄに示すようになる。次に、フリツプフ
ロツプ回路７の出力信号Ｄは、アンドゲート８に
於いてイクスクルージブオアゲート６から送出さ
れるパルス信号Ｃとの一致が求められるが、両者
は一致が得られずに第５図ｅに示すようにその出
力Ｅは“Ｌ”状態を続ける。従つて、モノマルチ
バイブレータ回路９は不動作状態を続けてフエー
ルセーフ制御信号Ｆは第５図ｆに示すように
“Ｌ”となつてフエールセーフ制御が行なわれな
いとともに、マイクロコンピユータ２に対するリ
セツト制御も行なわれない。
次にマイクロコンピユータ２が何かの原因によ
つて暴走し、これに伴なつて第６図ａに示すパル
ス信号Ａの１周期間に第６図ｂに示すように出力
信号Ｂが２回反転すると、この反転に伴なう出力
信号Ｂの変化点に於いてイクスクルージブオアゲ
ート６から第６図ｃに示すパルス信号Ｃが発生さ
れることになる。そして、この出力信号Ｃはパル
ス信号Ａの１周期間に２回発生されるために、そ
の一方がフリツプフロツプ回路７の出力と一致す
る。この結果、アンドゲート８からは第６図ｅに
示すように一致信号Ｅが発生され、この出力信号
Ｅによつてモノマルチバイブレータ回路９がセツ
トされる。モノマルチバイブレータ回路９がセツ
トされると、第６図ｆに示すように、予め定めら
れた一定幅のパルス出力Ｆを発生することによ
り、フエールセーフ制御に切換えるとともに、マ
イクロコンピユータ２をリセツトする。
つて暴走し、これに伴なつて第６図ａに示すパル
ス信号Ａの１周期間に第６図ｂに示すように出力
信号Ｂが２回反転すると、この反転に伴なう出力
信号Ｂの変化点に於いてイクスクルージブオアゲ
ート６から第６図ｃに示すパルス信号Ｃが発生さ
れることになる。そして、この出力信号Ｃはパル
ス信号Ａの１周期間に２回発生されるために、そ
の一方がフリツプフロツプ回路７の出力と一致す
る。この結果、アンドゲート８からは第６図ｅに
示すように一致信号Ｅが発生され、この出力信号
Ｅによつてモノマルチバイブレータ回路９がセツ
トされる。モノマルチバイブレータ回路９がセツ
トされると、第６図ｆに示すように、予め定めら
れた一定幅のパルス出力Ｆを発生することによ
り、フエールセーフ制御に切換えるとともに、マ
イクロコンピユータ２をリセツトする。
従つて、このように構成された装置に於いて
は、パルス発生回路１から発生されるパルス信号
Ａの周期でマイクロコンピユータの暴走を検出し
ていることになり、その周期はマイクロコンピユ
ータの制御処理時間に関係なく自由に、またその
周期もランダムに設定することが出来る。また、
暴走監視のために行なわれる入力パルス信号の１
周期に１度の出力反転も極めて簡単な処理フロー
を用いて容易に実用化することが出来る。
は、パルス発生回路１から発生されるパルス信号
Ａの周期でマイクロコンピユータの暴走を検出し
ていることになり、その周期はマイクロコンピユ
ータの制御処理時間に関係なく自由に、またその
周期もランダムに設定することが出来る。また、
暴走監視のために行なわれる入力パルス信号の１
周期に１度の出力反転も極めて簡単な処理フロー
を用いて容易に実用化することが出来る。
以上説明したように、本発明によるマイクロコ
ンピユータの暴走検出装置は、マイクロコンピユ
ータに対して主信号処理の他に外部から供給され
る診断パルス信号の１周期に特定出力ポートの出
力信号を必ず１度反転させる動作を行なわせ、こ
の動作が正確に実行されているか否かを監視し、
外部より供給される診断パルスの１周期に複数回
の出力反転が生じた場合をマイクロコンピユータ
の暴走と判断してフエールセーフ制御およびリセ
ツト制御を行なうものである。よつて、マイクロ
コンピユータの制御フローにインターバル処理等
を加えて複雑にすることなくして、極めて簡単に
かつ高精度の暴走検出が行なえる優れた効果を有
する。
ンピユータの暴走検出装置は、マイクロコンピユ
ータに対して主信号処理の他に外部から供給され
る診断パルス信号の１周期に特定出力ポートの出
力信号を必ず１度反転させる動作を行なわせ、こ
の動作が正確に実行されているか否かを監視し、
外部より供給される診断パルスの１周期に複数回
の出力反転が生じた場合をマイクロコンピユータ
の暴走と判断してフエールセーフ制御およびリセ
ツト制御を行なうものである。よつて、マイクロ
コンピユータの制御フローにインターバル処理等
を加えて複雑にすることなくして、極めて簡単に
かつ高精度の暴走検出が行なえる優れた効果を有
する。
第１図〜第３図は従来のマイクロコンピユータ
に於ける処理フローチヤート図、第４図は本発明
によるマイクロコンピユータの暴走検出装置の一
実施例を示す回路図、第５図ａ〜ｆ、第６図ａ〜
ｆは第３図に示す回路の各部動作波形図である。 １……パルス発生回路、２……マイクロコンピ
ユータ、３……反転検出回路、７……フリツプフ
ロツプ回路、８……アンドゲート、９……モノマ
ルチバイブレータ回路。
に於ける処理フローチヤート図、第４図は本発明
によるマイクロコンピユータの暴走検出装置の一
実施例を示す回路図、第５図ａ〜ｆ、第６図ａ〜
ｆは第３図に示す回路の各部動作波形図である。 １……パルス発生回路、２……マイクロコンピ
ユータ、３……反転検出回路、７……フリツプフ
ロツプ回路、８……アンドゲート、９……モノマ
ルチバイブレータ回路。
Claims (1)
- １ 主信号処理の他に外部から供給される診断パ
ルスに応動して前記診断パルスの１周期に１度ず
つ反転する反転出力を前記主信号処理による出力
発生ポートとは別の出力ポートに発生する処理を
行なうマイクロコンピユータと、前記マイクロコ
ンピユータから発生される反転出力の各反転時に
パルスを発生する反転検出回路と、前記反転検出
回路から発生されるパルス信号によつてセツトさ
れかつ前記外部より供給される診断パルス信号に
よつてリセツトされるフリツプフロツプ回路と、
前記反転検出回路の出力と前記フリツプフロツプ
回路の出力との一致を求めて前記マイクロコンピ
ユータの暴走検出信号を発生する一致検出回路と
を備えたマイクロコンピユータの暴走検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56172977A JPS5876952A (ja) | 1981-10-30 | 1981-10-30 | マイクロコンピユ−タの暴走検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56172977A JPS5876952A (ja) | 1981-10-30 | 1981-10-30 | マイクロコンピユ−タの暴走検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5876952A JPS5876952A (ja) | 1983-05-10 |
| JPS634213B2 true JPS634213B2 (ja) | 1988-01-28 |
Family
ID=15951867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56172977A Granted JPS5876952A (ja) | 1981-10-30 | 1981-10-30 | マイクロコンピユ−タの暴走検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5876952A (ja) |
-
1981
- 1981-10-30 JP JP56172977A patent/JPS5876952A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5876952A (ja) | 1983-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS634213B2 (ja) | ||
| US3942125A (en) | Digital repetition rate check circuit | |
| JPS5876951A (ja) | マイクロコンピユ−タの暴走検出装置 | |
| JPS5436150A (en) | Arithmetic unit | |
| JPS642979B2 (ja) | ||
| JPS63147242A (ja) | ウオツチドツグタイマ | |
| JPH0751631Y2 (ja) | Ｃｐｕの暴走検出回路 | |
| JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
| JPS622682Y2 (ja) | ||
| SU590735A1 (ru) | Устройство дл умножени | |
| JPS62172442A (ja) | マイクロコンピユ−タの暴走検出装置 | |
| SU959084A1 (ru) | Устройство дл контрол работоспособности счетчика | |
| SOGOMONIAN | Design of self-checking built-in monitoring circuits for combinational logic devices | |
| SU881756A1 (ru) | Устройство дл контрол импульсов синхронизации | |
| SU572850A2 (ru) | Устройство дл сохранени информации в блоке оперативной пам ти | |
| JPS58172761A (ja) | ウオツチドツグ回路 | |
| SU516102A1 (ru) | Устройство дл контрол блока посто нной пам ти | |
| KR0161383B1 (ko) | 플로피 디스크 드라이버 콘트롤러에서 인덱스 주기 검출장치 | |
| JPH049638Y2 (ja) | ||
| SU395987A1 (ru) | К АВТОРСКОМУ СВИДЕТЕЛЬСТВУМ. Кл. Н 03k 23/00УДК 681.3.055(088.8) | |
| JPH0462643A (ja) | プログラム暴走検出回路 | |
| JPS5845054B2 (ja) | ウォッチドッグ・タイマの異常救済方式 | |
| JPS60100235A (ja) | 自己診断回路 | |
| JPH03131122A (ja) | Ｐｌｌ周波数シンセサイザのロックアップ検知回路 | |
| JPS62131344A (ja) | マイクロコンピユ−タ自己診断装置 |