JPS6341900A - タッチデータ生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は電子楽＝に関し、特にタッチレスポンスａ壱を
備えた電子楽器におけるタッチデータの生成技術に関す
る。

［従来技術とその問題点］ 鍵の押鍵速度（タッチ速度）ないし押鍵力を楽音に反映
させる機能、いわゆるタッチレスポンス橡濠をもった電
子楽器が知られている。このようなタッチレスポンスａ
能を実現するには、何らかの方法で演奏入力操作子であ
る鍵に対する押鍵速度ないし押鍵力を検出してタッチデ
ータを生成し、それを楽音発生装置側に引き渡すタッチ
データ生成装置が必要となる。

この種のタッチデータ生成装置の一例として、特公昭５
３−４４１８号、特公昭５３−５５４５号の各公報に示
されるものがある。

第１１図はこれらの特許公報より引用した図である。こ
の方式は、ｉ！盤上の鍵と連動して動作する有接点スイ
ッチｌを設け、押鍵速度に反比例するこのスイッチｌの
移動時間だけ、カウンタ６においてクロック２を計数し
、計数したものをデコーダ７とメモリ９を介してタッチ
データに変換する、というものである。

図示のものは、説明の便宜上、カウンタ６を４ビツトと
いう非常に限られた長さにしている。

スイッチ１の移動時間の分解ｔｍの実用値としては例え
ば５０マイクロ秒、最長計時時間の実際的な値として例
えば２００ミリ秒を選んだとすると、この場合、カウン
タは４０００の状態を取る電力を必要し、したがって、
１２ビツトで構成する必要がある。

これが各鍵に配こされると、例えば７６鍵の鍵盤に対し
ては合計７６Ｘ１２工９１２ビツト相当のカウンタが必
要となり、さらにその出力を変換するためのデコーダ７
、メモリ９の容量もこれに従って大さくなり、回路全体
の規模が非常に大きくなってしまう、これをもたらす主
因は、時間分解能（クロック２の速度）が一定であり鍵
タッチとは無関係になっていることにあると考えられる
。

人間の感覚と鍵タッチとの関係を調べると、速く鍵をた
たくときと、普通にたたくとき、遅くたたくときとでは
有効と考えられる時間分解能に差があり、従来の例はこ
のことを全く無視しており、これが回路の無駄を招いて
いると思われる。

［発明の目的］ 本発明はこのような回路の無駄金はふいて回路規模を筒
素化し、しかも同程度の品質のタッチデータを生成する
ことのできるタッチレスポンス機能付電子楽器を提供す
ることを目的とする。

［発明の構成］ 本発明は、このような目的を達成するために、次のよう
な構成上採用する。

（１）！！に連動して動作する鍵スイッチ手段と、この
鍵スイッチ手段の動作開始時点から動作終了時点までの
間の時間をクロックで計数する計数手段と、 この計数手段に与えるクロックのレートを該計数手段の
出力に従って可変に制御する制御手段と、 上記計数手段の測定値をタッチデータとして受け取って
楽音を発生させる楽音発生手段と、を有すること。

（２）上記制御手段は鍵の押鍵速度ないし押鍵力の増大
に対し、上記計数手段の測定値がほぼ比例して変化する
ように計数手段に供給するクロックのレートをｉ８Ｊ御
すること。

（３）上記鍵スイッチ手段は鍵に連動して動作しその押
鍵速度に実質上反比例する時間を表わす信号を発生する
こと。

（４）上記制御手段は、上記の時間の増大に対し、上記
計数手段の測定値がほぼ反比例して変化するように計数
手段に供給するクロックのレートを制御すること。

（５）上記制御手段を、複数の異なるレートのクロック
を発生するクロック発生手段と、このクロック発生手段
からのいずれのクロックを上記計数手段へのクロックと
して与えるかを計数手段の出力値に徒って選択する選択
手段とで構成したこと。

（６）上記制御手段は、上記計数手段に供給するクロッ
クのレートを計数手段の全出力データの一部のみを用い
て選択する選択手段を有すること。

（７）上記計数手段は記憶エリアを有し、上記制御手段
の制御の下にこの記憶エリアの内容がａき換えられてい
くこと。

（８）上記制御手段は、鍵の押鍵時間が長くなるほどゆ
っくりしたレートのクロックを上記計数手段に芋えるこ
と。

［発明の要点］ 本発明は上記の目的を達成するため、鍵スイッチ手段の
動作開始時点から動作終了時点までの間の時間をクロッ
クで計数する計数手段によって測定された値をタッチデ
ータとして楽音発生手段に与えるタッチレスポンス機億
付電子楽器において、上記計数手段に供給するクロック
のレート、周期をその計数出力の大きさに従って可変に
制御する制御手段を設けたことを要点とする。

［実施例］ 以下この発明の実施例について説明する。

く第１実施例〉 まず、第１χ施例から説明する。

第１図は第１実施例の要部、すなわち！！盤電子楽器に
おけるタッチレスポンス検出装置（タッチデータ生成装
置）の回路構成を示したものである。ｌで代表して示す
鍵スィッチはｇｌ＊の６鍵の下に配されており、通常は
図示のようにその可動アームが端子１ａに接続される位
近にあり、押鍵に連動して端子１ａから層れて、端子１
ｂの方へ移動する構造となっている。端子１ａと１ｂは
共に電源＋Ｖにプルアップされており、鍵スィッチｌの
可動アームと非接触のときはハイレベル（論理“１”）
となり、接触時には接地された可動アームを介してロウ
レベル（論理“Ｏ”）になる。

したがって、押鍵のない通常状態では端子１ａが“Ｏ”
、端子１ｂが“１”を保ち、押鍵に伴って一旦、共に“
１”となり、鍵スィッチｌが押しきられた状態で端子１
ｂが“０″′に変化する０本実施例では、スイッチｌの
可動アームが端子１ａから離れ端子１ｂに達するまでの
時間、つまり鍵の押鍵速度にほぼ反比例する時間を表わ
す信号をタッチデータの生成源として使用、測定する。

第１図の残りの回路構成は、上記鍵スィッチ１の動作開
始時点から動作終了時点までの間の時間を本発明に従い
、可変のクロックで計数する計数手段と、計数手段に与
えるクロックの速度、周期を計数手段の出力に従って可
変に制御する制御手段の構成例である。

まず、２は基本クロックφ（例えば周期５０ｐｓｅｃ）
よりＮｌａの分周クロックを発生するクロック発生器で
あり、その出力例を第２図に示す。

３は基本クロ７り及びクロック発生器２から出力された
各分周出力のうちのひとつをカウンタ６からの出力、こ
こでは上位３ビツトのデータによって選択するグロック
セレクタであり、その選択論理の一例を第３図に示す。

６は可変のクロックを計数するカウンタであり、ここで
は８ビツト構成となっていて、鍵スィッチ１からの時間
信号をグロックセレクタ３の選択した可変クロックで計
測するダウンカウンタとして使用される。カウンタ６の
測定値はタッチデータとして図示しない楽音生成回路に
おいて利用される。

ゲート回路４．５．７．８は上記カウンタ６の動作を制
御する回路である。

以上のように構成した第１実施例の動作を説明すると、
鍵スィッチｌが端子１ａに接触しているとき、すなわち
通常状態である無押鍵時には、端子１ａは論理“Ｏｎの
レベルにある。したがってインバータ７の出力は“１”
であり、カウンタ６を初期状態のオールｌにセットする
。

挿置開始に伴って、両端子ｌ＆、ｉｂとも′ｌ”となり
、アンド回路４はクロックセレクタ３からのクロックを
通過させる。また、端子１ａが論理“１”に変化すると
同時に、インバータ７の出力も“Ｏｎとなり、カウンタ
６のセット入力は“θ″となってカウンタ６はダウンカ
ウンタとして計数可能な状態になる。なお、この段階で
はアンド回路８の出力は“Ｏｎであるため、アンド回路
５はイネーブル状態に置かれている。したがってクロッ
クセレクタ３の選択したクロックがアンド回路４．５を
経てカウンタ６のクロック入力に供給されることになる
。

この段階でカウンタ６に入力されるクロックは基本クロ
ックφすなわち最高速のクロックであり、本例ではグロ
ックセレクタ３により、カウンタ６の上位３ビツトが１
１１，１１０．１０１の間は、いいかえればカウンタ６
に２５　Ｘ３＝９６個のクロックが入力されるまでの間
はこの最高速のクロックφが選択される。続いて、半分
の速度のクロック１／２が選択され、カウンタ６は２Ｘ
２Ｓ　＝６４φの間、前の２倍（２φ）の時間間隔でデ
クリメント動作をする。以降、ｉ３ｒｇＪの選択論理に
従って順次クロックが切り換えられていく。

第４図は押鍵時間、すなわち鍵スイー、チ１が端子１ａ
より離れて端子１ｂに移動していく時間に対するカウン
タ６の出力特性を示したものである。この図から明らか
なように、カウンタ６の出力は押鍵時間に対しほぼ反比
例して減少する特性を持たしている。

鍵スィッチ１が端子ｉｂに接した時点で、アンド回路４
は禁止され、カウンタ６へのクロック供給を遮断する。

これによりカウンタ６は計数停止となり、押鍵時間の計
測が完了する。上記の端子１ｂの”０”レベルへの変化
は図示しない楽音発生回路へのＫｅｙ　　ｏｎ信号であ
るため、楽音発生回路側ではこの時点におけるカウンタ
６の出力をタッチデータとして読み込んで対応する楽音
を発生させることができる。

なお、アンド回路８は通常は“Ｏ″′を出力するが、カ
ウンタの出力がオール″０”まで進んだときには“１″
を出力するように構成されており、押鍵時に鍵スィッチ
ｌが端子１ａから１ｂへ移動するのにＪ４ｉ端に長い時
間がかかってしまった場合に、つまり、余りにゆっくり
と押鍵された場合に、カウンタ６が再びオール“ｌ”に
戻って計数）続行しないよう、最低レベルのオール“０
″のところでカウンタ６の計測を強制的に停止、完了さ
せる役目を担っている。

〈第２実施例〉 次に、第２実施例について説明する。第５図は第２実施
例の要部、すなわち鍵盤電子楽器におけるタッチレスポ
ンス装置（タッチデータ生成操作）の全体構成を示した
ものである。９は合計７６９分の鍵信号発生装置であり
、第６図に１鍵分の回路構成を示す、鍵スィッチｌから
の信号をｌｆＳ本クロりクφに同期して演算回路１・０
がサンプルできるようにしたもので、端子１ａに基本ク
ロックφ同期のデイレイフリー２プフロツプＤＦＦを介
して第１の信号Ｓ１を発生させ、端子ｌｂ側には２個の
デイレイフリップフロップＤＦＦとアンド回路Ｇで構成
した基本タロー２りφ同期のワンショット回路Ｏ３を介
して第２の信号Ｓ２毫発生させている。このワンショッ
ト回路Ｏ３は、端子ｌｂの信号レベルが′１”から“０
”に変化したとき、基本クロ７りφの一周期分の正パル
スを発生するように構成されている。したがって、鍵ス
ィッチｌが図示のように、通常の無押鍵状態にあるとき
は信号ＳｌはＯ”、信号Ｓ２も０”である、押鍵に伴い
、鍵スィッチが端子１ａから離れ端子１ｂへと移動して
行く間は信号Ｓｌは“１”となり、信号Ｓ２は変化する
ことなく“０”の状態を保つ、ｍスイッチｌが端子１ｂ
にまで押しきられるとそこで信号Ｓ２は基本クロックφ
の一周期の間で′１”となり、信号３１の方はｌ“を保
つ、なお、図示の便宜上、各デイレイフリップフロップ
ＯＦＦへのクロックラインは省略しである。

クロック発生回路１１は第１Ｊ施例におけるクロック発
生器２に相当するもので、例えば第７図に示すような５
種類の分周クロック奢出力する。

記憶回路１２はＷｌ盤の各鍵に対応するタッチデータ等
を記憶するもので、ｌ連光り９ビツトの構成で、第８図
に示すように、データ転送処理済フラグＭＦに１ビツト
、カウントのモードＭＭに３ビツト、カウントのデータ
ＭＤに５ビツトが割り当てられている。

ｙ４算回路１０はこのＭＭとＭＤの８ビツトエリアを、
第１ｘ施例の８ビツトダウンカウンタ６に相当するカウ
ンタとして使用し、またデータ転送処理済フラグＭＦに
対しては、関連する鍵の押鍵時にＫＥＹ　　ＯＮ（発音
情報）とタッチデータを図示しない楽音発生回路に転送
する際に“０”から“１″に書き換え、関連する鍵の離
鍵時にＫＥＹ　　ＯＦＦ　（発ｆ停止情報）を楽音発生
回路に転送する際に′１″からＭＯ”に戻す処理を行う
、第９図にＨ算回路ｌＯの動作モードを示す。

次に以上のように構成した第２実施例の動作を第１０図
を参照して説明する。まずステップＳ１で、演算回路１
０は鍵番号を示すアドレスカウンタｎｌ先頭値に、記憶
回路１２内の７６１１分すべてのデータ転送処理済フラ
グＭＦをＯに、モードレジスタＭＭを７に、５ビットレ
ジスタＭＤをＯに初期化する。

以降、演算回路１０は、ステップＳ２で基本クロ７りφ
の立上りを検出するたびに、ステップＳ３で現在のアド
レスを用意し、ステップＳ４以下でそのアドレスで指定
される鍵信号３１．３２、モードレジスタＭＭ、５ビッ
トレジスタＭＤ、フラグＭＦ、クロック発生回路１１の
各分周出力（ｌ／２．１／３．１／８、ｌ／ｌ　Ｏ１１
／７５ＣＮＴ）等の状態をフローに貸って検査、処理し
、ステップＳ８で次のアドレスに進めてステップＳ３へ
戻り、７６ｗ１分処理したら、ステップＳ９よりステッ
プＳ１０八准み、アドレスを初期値に戻し、ステップＳ
２へ戻って次の基本クロックの立上りを待機する。この
ように演算回路１０は、基本クロックφが立上るごとに
、合計７６鍵分の情報を処理していくものであるが、説
明の便宜上、ひとつの鍵を代表させて説明することにす
る。

まず、鍵が押されていない通常の状態では、その鍵に対
応するＭＦ＝０．ＭＭ＝７、ＭＤ＝Ｏになっており（初
期値の状態）、一方５ｌ＝１．５２＝０である。したが
って、このような通常状態では、処理は、ステップＳ４
よりステップＳ５、Ｓ６、Ｓ７を抜けてステップＳ８へ
至る。すなわち、単に、Ｓ　１．ＭＭ、ＭＤ、ＭＦの状
態の確認だけであり、何ら、データの変更は行なわれな
い。

次に、鍵を押したとすると、鍵スィッチ１は接点１ａよ
り離れ５１＝１に変化する。なお、このときＳ２二〇で
ある。したがって、処理はステップＳ４よりステップＳ
ｌｌへ進みここで３２＝０が確認されるためステップ３
１２へ進む、黒鍵時ではＭＭ＝７になっているため、押
鍵の開始時点では、このステップＳ１２でＭＭ＝７が確
認される。そこでステップ５１３へ進めてＭＭを６に、
ＭＤを３１にセットする。

以降、この鍵の状態がサンプルされるごとに、ステップ
３１２においてそのＭＭ値が判定され、最初はＭＭ＝６
であるため（先のステップＳ１３での処理により）、ス
テップＳ１４へ進み、ＭＤがＯでないなら、その都度Ｍ
Ｄを−ＩＬ（ステップ３１５）、ＭＤがＯになったら、
ＭＭを−ｌしくこの場合、ＭＭ＝５になる）、ＭＤを３
１に戻す（ステップ３１６）、という処理をくり返し、
ＭＭが５を経て、４になったら、ステップ３１７で、ク
ロック発生回路１１からの第１のビット線上に乗ってい
る基本クロックφの１／２の分周出力（１／２ＣＮＴ）
の信号レベルを検査し、−１”の場合にのみ、すなわち
、鍵状態の２回のサンプルにつき１回だけ、先のステッ
プ３１４、Ｓ１５．３１６の方へ分岐し、ＭＤの減算を
行う、さらにＭＤ＝Ｏを経てＭＭが３になったらステッ
プＳ１８へ進み、クロック発生回路１１の第２ビツトａ
上に乗っている基本クロックφの１／３の分周出力（１
／３ＣＮＴ）を検査し、“ｌ”の場合にのみ、前と同様
にしてＭＤを減算してゆき、３１１００減算でＭＤがＯ
になったらＭＭを２にし、次のサンプル時にステップ５
１９に進んで、１／８ＣＮＴが１”の場合にのみ、ＭＤ
を減算し、さらにＭＭが１になったらステップＳ’２０
に進んで１／ｌ０ＣＮＴが“１″の場合にのみ、ＭＤを
減算し、最後にＭＭが“Ｏ″なったら１／７５ＣＮＴを
検査し“１″の場合にのみ、ＭＤを減算し、（ステップ
Ｓ２２．３１５）、この減算によりＭＤもＯに達したら
、減算を打ち切り、以降はＳ４→Ｓｌｌ→Ｓ１２→Ｓ２
１→３２２→Ｓ６を回り続け、ＭＭとＭＤの値はオール
Ｏの２進値に固定、誰持される。

実際の押鍵操作においては、その押鍵速度に従って、上
述のＭＤ、ＭＦでの減算処理のどこかの時点で、鍵スィ
ッチｌの可動アームは端子１ｂに当接する。これが起き
ると、第６図のワンショット回路の動作により信号Ｓ２
が一時的に“ｌ”に変化する（Ｓ２＝ｌ、５１＝１）。

したがって、演算回路１０はこのサンプリング時に、ス
テップＳ４．３１１を経てステップ２３へ進み、そこで
ＭＦ＝Ｏを確認し、ステップＳ２４でそａ＞ｆｌに対応
するＫＥＹ　　０Ｎ（ｎ）（発行情報）、及びこの時点
におけるＭＤとＭＦの値をタッチデータとして図示しな
い楽音発生回路に渡して、この情報に基づく楽音を発生
させるとともに、データ転送完了（発音支持完了）のし
るしとしてデー多転送処理済フラグＭＦを１にセットす
る。

以降、鍵スィッチが端子１ｂに接触している限りは、ス
テップＳ４→３１１→Ｓ２３→Ｓ８のフローをまわり続
け、続いて、鍵スィッチ１が端子ｌｂから離れて元の端
子１ａの方へと移動する際にはステップＳ４、Ｓｌｌを
経てステップ千１２より始まるルーチンへ分岐していく
（ただし、次の説明から明らかなように、この段階での
ＭＭ、ＭＤの減算結果はタッチデータとしては利用され
ない）。

さて、鍵スィッチ１が端子１ａに復帰する際は、その可
動アームがいったん端子１ａに当たっては層れる、とい
ういわゆるチャタリングを大なり小なり引さ起こす、そ
して、演算回路ｌＯ側では、可動アームが端子１ａに当
たったことを示す５１＝０を検出するごとに、ステップ
Ｓ５へ進み、そのときのＭＭの値が７でなければステッ
プＳ２５でＭＭを７、ＭＤを３１にセットし、続いて、
ＭＭ＝７を確認したときはＭ　Ｄ　Ｚ＞＜　０になるま
で減算しくステップＳ６．５１５）、ＭＤ＝Ｏになった
次のサンプリング時点において、ステップＳ７でＭＦ＝
　１を確認し、ステップＳ２６で離鍵処理、すなわち、
ＫＥＹ　　ＯＦＦ　（ｎ）（発音オフの情報）を図示し
ない楽音発生回路に送ってリリース専の発音オフの処理
を行なわせるとともに、ＭＦの値を元の“０“に戻す。

鍵スィッチｌが端子１ａに静止した後は、最初述べた無
押鍵の確認フロー（ステップＳ４→Ｓ５→Ｓ６→Ｓ７→
Ｓ８）をまわり統ける。

以上の説明から明らかなように、第２実施例では演算回
路１０（制御部）により、押鍵の時間信号をモニターし
、サンプリングごとに、その経過時間（正確には、その
鍵に対応するＭＭの値）に従ってクロック発生回路１１
からの所定のビット線（分周出力）を選択して検査し、
それがアクティブの場合のみ、ＭＤとＭＭに対する減算
処理を施すことにより、記憶回路１２における（ＭＤ＋
ＭＭ）の８ビツトエリアを、可変クロックで減算される
８ビツトダウンカウンタとして使用し、その測定値すな
わちタッチデータを楽音発生回路の生成する楽音波形の
ソースパラメータとして与えている。したがって、回路
規模が小さくてすむという利点が得られるとともに、チ
ャタリングの問題もソフト的に確実に解消している。

「変形例」 以上、第１、第２の実施例を通じて本発明を説明したが
本発明はこれに限られるものでなくその趣旨を逸脱しな
い限りにおいて種々の変形、変更が可能である。

例えば上記実施例では、タッチデータ計測用のカウンタ
６．１２をダウンカウンタとして用いているが、アップ
カウンタであっても一向に差しつ力）えない。

また、第４図に示す、押鍵時間対カウンタ出力の特性も
好適な特性のひとつの例示にすぎない。

例えば、人間の感覚にマツチするタッチデータを増り出
せるような任意の特性を選定し得る。

また、カウンタの長さについても、実施例のものは、８
ビツト長であるが、これも例示にすぎず、適用する電子
楽二の楽音生成機能のレベル、範囲に従って決めること
ができる。この意味からすれば、本発明においては、同
程度の楽音生成機能の条件下で、従来に比ベビット数の
少ない最適長のカウンタを構成、使用することができる
。

同様に、カウンタ出力よりカウンタへのクロックを選択
する手段も、実施例のものはその選択論理の入力条件と
して、カウンタ出力の上位３ビツトを採用しているが、
これも好適な例示にすぎない。

また、第２実施例では記憶回路１２の構成として、連繋
の夫々の鍵と１対１の対応で鍵の総数分用意しているが
、演奏者が一度に操作する鍵数は限られているから、使
用鍵数分のみ用、ａするようにしてもよい０例えば、同
時押鍵の最大数をｌＯ鍵とすれば、１０鍵分（１０チャ
ンネル分）の記憶容量を確保し、演算回路１１ｇ＃部）
の制御の下に、ある鍵の押鍵開始時に空いているチャン
ネルをその鍵のタッチデータ生成チャンネルとして割り
５てるようにする。

より具体的には、例えば、テーブルｌとして、６鍵がタ
ッチデータの処理中か否かを示すｂｕｓｙフラグと、タ
ッチデータの処理中における処理先を指し示すポインタ
を用意し、タッチデータの処理テーブル（テーブル２）
として例えば１０鍵分のタッチデータ格納＃ｒ地を用意
し、初期時には、これらのタッチデータ格納番地の内容
を不使用コードにセットしておく、そして、動作に際し
ては、６鍵のキーサンプル時点において、ＣＩ）押鍵を
検出したなら、テーブル１のその鍵に対応するｂｕｓｙ
フラグを参照し、 （ａ）立ってないなら、テーブル２を先頭からサーチし
、不使用コードを見つけたら、そのアドレスにタッチデ
ータの初期値を入れ、テーブルｌのｂｕｓｙフラグを立
て、対応するポインタエリアに、タッチデータの初期イ
メを入れた相対アドレス（ポインタ）を入れる（押鍵開
始時）。

（なお不使用コートが見つからなかったときはなにもし
ない、あるいはテーブル２を延長してもよい） （ｂ）立っていれば、ポインタを使ってテーブル２をア
クセスし、そこのタッチデータを例えば第１０図に示す
ような仕方で更新する（押鍵中）。

（ｎ）無押鍵を検出したなら、テーブルｌ上のその鍵に
対応するｂｕｓｙフラグを参照し、（Ｃ）立っていれば
、ｂｕｓｙフラグをおろし、ポインタを使ってテーブル
２のその場所に不使用コードを書き込む（ｍ湿 時）。

（ｄ）立っていなければなにもしない（次のキーサンプ
ルへ進む）。

この例の場合、タッチデータの生成の行なわれる記憶容
量は（押鍵状態にある鍵ａ）　Ｘ　（タッチデータ／ｗ
１）となるので一層小さくなる。

［発明の効果］ 以上、詳述したように、本発明では、鍵スイッチ手段の
動作開始時点から動作終了時点までの間の時間をクロッ
クで計ａ（計測）し、その計測値を楽音発生手段にタッ
チデータとして供給するタッチレスポンス機走を備えた
電子楽器において、上記のクロ７りのレート、周期を計
数出力に従って可変に制御しているので、従来より小さ
な回路規模で、特にビット数の少ない計数手段で感覚に
マツチしたタッチデータを輻広く取り出せるという利点
があり、タッチレスポンス回路の節減をもたらすもので
あり、ひいては電子楽＝全体の最適構成にも寄手し得る
ものである。

【図面の簡単な説明】

第１図は本発明の第１実施例の要部の回路構成図、第２
図は第１図のクロック発生器２の各分周出力のタイミン
グチャート、第３図はタッチデータ計測用のカウンタに
供給する可変クロックの選択論理を例示する図、第４図
は第３図の選択論理に対応する押鍵時間対カウンタ出力
の特性のグラフ、第５図は第２実施例の要部の全体構成
図、第６図は第５図の鍵信号発生装置における１１１分
の回路構成図、第７図は第５図のカウンタ１１の各分周
出力のタイミングチャート、第８図は第５図の記憶回路
１２の中の１鍵分の記憶内容のフォーマット、第９図は
第５図のｔＡ算回路１０の動作モードマー２プ、第１０
図は第２実施例の動作のフローチャート、ｉｌ１図は従
来例の構成図である。 １・・・・・・鍵スィッチ、２・・・・・・クロック発
生器、３・・・・・−クロックセレクタ、６・・・・・
・８ビツトダウンカウンタ、４．５．７．８・・・・・
・ゲート回路、９・・・・・・鍵信号発生？ｔＨ１１０
・・・・・・演算回路、１１・・−・・・クロック発生
回路、１２・・−・・・記憶回路、ＭＭ・・・・・−カ
ウントのモード、ＭＤ・・−・・・カウントのデータ。 特許出願人　　カシ才計算機株式会社 代理人　弁理士　　町　１）俊　正″ｆ・タ・ｌ今一デ
ータ 第１図 φ 第２図 第３図 第５図 ＋■ 第６図 ７り、フψ　　　↑↑↑↑↑↑↑↑↑↑↑↑十　　、ｇ
＋　＋　＋ｎ゛フンタ釧　　％ 第７図 第８図 第９図

Claims (1)

【特許請求の範囲】
1. （１）鍵に連動して動作する鍵スイッチ手段と、この鍵
   スイッチ手段の動作開始時点から動作終了時点までの間
   の時間をクロックで計数する計数手段と、 この計数手段に与えるクロックのレートを該計数手段の
   出力に従って可変に制御する制御手段と、 上記計数手段の測定値をタッチデータとして受け取って
   楽音を発生させる楽音発生手段と、を有することを特徴
   とするタッチレスポンス機能付電子楽器。