JPS6340945A - マイクロコンピユ−タ用プログラムの動作内容表示装置 - Google Patents
マイクロコンピユ−タ用プログラムの動作内容表示装置Info
- Publication number
- JPS6340945A JPS6340945A JP61184773A JP18477386A JPS6340945A JP S6340945 A JPS6340945 A JP S6340945A JP 61184773 A JP61184773 A JP 61184773A JP 18477386 A JP18477386 A JP 18477386A JP S6340945 A JPS6340945 A JP S6340945A
- Authority
- JP
- Japan
- Prior art keywords
- program
- contents
- microcomputer
- input
- keyboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 206010048669 Terminal state Diseases 0.000 claims 1
- 230000003203 everyday effect Effects 0.000 claims 1
- 230000014509 gene expression Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータ用プログラムの動作内
容を表示する装置に関し、特に、該プログラムを実行す
ることなくその動作内容を作業者が判読し易い形態で表
示または出力しようとするものである。
容を表示する装置に関し、特に、該プログラムを実行す
ることなくその動作内容を作業者が判読し易い形態で表
示または出力しようとするものである。
マイクロコンピュータ用に設計されたプログラムのチエ
ツクは、プリントアウトされたリストからプログラムの
流れと入出力動作の関係を把握し、それと仕様書との照
合確認を作業者が実施し、更に該プログラムを実機に取
り付けて実動作確認するというのが一般的な手順である
。
ツクは、プリントアウトされたリストからプログラムの
流れと入出力動作の関係を把握し、それと仕様書との照
合確認を作業者が実施し、更に該プログラムを実機に取
り付けて実動作確認するというのが一般的な手順である
。
しかしながら、実際のプログラムは数千行にも及び、そ
の組合せを考えれば何万通りもの流れが生ずるので、各
パターンを人為作業でチエツクするには限界があり、ど
うしても実機確認への依存性が高くなる。このようにし
ても、仕様抜けやバグの完全な解消には非常に多くの時
間を費やすため、稼動後の修正も止むなしとする考えも
ある。
の組合せを考えれば何万通りもの流れが生ずるので、各
パターンを人為作業でチエツクするには限界があり、ど
うしても実機確認への依存性が高くなる。このようにし
ても、仕様抜けやバグの完全な解消には非常に多くの時
間を費やすため、稼動後の修正も止むなしとする考えも
ある。
本発明は、設計されたマイクロコンピュータ用プログラ
ムから仕様書との対比がし易い形態（書式および言語形
態）で動作内容を示す表示または出力を、該プログラム
を実際に実行することなく作成して、上述した欠点を解
決しようとするものである。
ムから仕様書との対比がし易い形態（書式および言語形
態）で動作内容を示す表示または出力を、該プログラム
を実際に実行することなく作成して、上述した欠点を解
決しようとするものである。
第１図は本発明の基本構成図で、入力装置にはチエツク
対象となるプログラムが書込まれた磁気テープＡ（フロ
ッピィや直接入力でも可）とキーボードＢとがある。キ
ーボードＢは装置の起動停止などの装置運用コマンドの
入力、および入出力関係の状態入力や置換による表示の
訂正等のために使用する。記憶装置Ｃ（例えばディスク
装置）は、第２図に示すように、マイクロコンピュータ
のアーキテクチャおよびプログラム用の言語やシンボル
および被処理プログラムの一時保管用として用いられる
。出力装置にはプログラムの処理結果を出力するプリン
タＥと処理中の経過や入力中の状態を表示するデイスプ
レィ装置りがある。ＦはＣＰＵ （中央処理装置）で、
これはキーボードＢからの指示で作動し、キーボードＢ
から入力されたデータに基いて被処理プログラムの読み
込みと処理を実施し、状態をグラフインクデイスプレィ
Ｄに表示する。また、処理が完成した時点ではプリンタ
Ｅを作動させて処理結果を出力（印字）する。
対象となるプログラムが書込まれた磁気テープＡ（フロ
ッピィや直接入力でも可）とキーボードＢとがある。キ
ーボードＢは装置の起動停止などの装置運用コマンドの
入力、および入出力関係の状態入力や置換による表示の
訂正等のために使用する。記憶装置Ｃ（例えばディスク
装置）は、第２図に示すように、マイクロコンピュータ
のアーキテクチャおよびプログラム用の言語やシンボル
および被処理プログラムの一時保管用として用いられる
。出力装置にはプログラムの処理結果を出力するプリン
タＥと処理中の経過や入力中の状態を表示するデイスプ
レィ装置りがある。ＦはＣＰＵ （中央処理装置）で、
これはキーボードＢからの指示で作動し、キーボードＢ
から入力されたデータに基いて被処理プログラムの読み
込みと処理を実施し、状態をグラフインクデイスプレィ
Ｄに表示する。また、処理が完成した時点ではプリンタ
Ｅを作動させて処理結果を出力（印字）する。
第３図はＣＰＵの処理内容を示すフローチャートである
。■はマイコンの名称入力処理であり、■はＡＤ変換器
の名称入力処理である。各名称はＣＰＵの入力要求に対
応してキーボードＢから入力される。第４図（ａｌはこ
れらの入力例を示すデイスプレィＤの表示画面である。
。■はマイコンの名称入力処理であり、■はＡＤ変換器
の名称入力処理である。各名称はＣＰＵの入力要求に対
応してキーボードＢから入力される。第４図（ａｌはこ
れらの入力例を示すデイスプレィＤの表示画面である。
■はマイコンのボート状態と外部状態の関係、およびＡ
Ｄ変換器チャンネルの状態と外部状態の関係等をキーボ
ードＢから入力する処理であり、第４図（ｂｌ （Ｃ）
にその入力例が示されている。処理■は被処理プログラ
ムのセットであり、入力装置Ａから読み取って記憶装置
Ｃに保管する。処理■はセットされたプログラムの解釈
であり、第５図はこの詳細を示している。■は処理結果
のプリンタＥへの出力処理である。
Ｄ変換器チャンネルの状態と外部状態の関係等をキーボ
ードＢから入力する処理であり、第４図（ｂｌ （Ｃ）
にその入力例が示されている。処理■は被処理プログラ
ムのセットであり、入力装置Ａから読み取って記憶装置
Ｃに保管する。処理■はセットされたプログラムの解釈
であり、第５図はこの詳細を示している。■は処理結果
のプリンタＥへの出力処理である。
第６図は処理対象となるマイクロコンピュータ用プログ
ラム（アセンブラ）の−例であり、以下これを解釈する
手順を第５図を参照して説明する。
ラム（アセンブラ）の−例であり、以下これを解釈する
手順を第５図を参照して説明する。
プログラムに使用されている命令とそのオペレーション
の関係は次の通りである。
の関係は次の通りである。
表 １
〔命令〕 〔オペレーション〕
ＡＤＤ Ａｄｄ
ＡＳＲＡｒｉｔｈｍｅｔｉｃＳｈｉｆｔ Ｒｉｇｈｔ
Ｂ ＣＣＢｒａｎｃｈ ｉｆ Ｃａｒｒｙ Ｃ１ｅａｒ
Ｂ Ｉ Ｔ Ｂｉｔ Ｔｅ５ｔ Ｂ Ｎ Ｅ Ｂｒａｎｃｈ ｉｆ Ｎｏｔ Ｅｑｕ
ａｌ ｔｏ Ｚｅｒ。
Ｂ ＣＣＢｒａｎｃｈ ｉｆ Ｃａｒｒｙ Ｃ１ｅａｒ
Ｂ Ｉ Ｔ Ｂｉｔ Ｔｅ５ｔ Ｂ Ｎ Ｅ Ｂｒａｎｃｈ ｉｆ Ｎｏｔ Ｅｑｕ
ａｌ ｔｏ Ｚｅｒ。
Ｂ ＲＡ Ｂｒａｎｃｈ ＡｌｗａｙｓＣＬ Ｉ
Ｃ１ｅａｒ Ｉｎｔｅｒｒｕｐｔ ＭａｓｋＣＬ
ＲＣ１ｅａｒ ＣＭ Ｐ Ｃｏｍｐａｒｅ Ｄ Ｅ ＣＤｅｃｒｅｍｅｎｔ ＪＭＰ Ｊｕｍｐ Ｌ Ｄ Ａ Ｌｏａｄ Ａｃｃｕｍｕｌａｔｏ
ｒＬ Ｄ Ｓ Ｌｏａｄ ５ｔａｃｋ Ｐｏ
１ｎｔｅｒＬ Ｓ ＲＬｏｇｉｃａｌ ５ｈｉｆｔ
ＲｉｇｈｔＯＲＡ Ｉｎｃｌｕｓｉｖｅ Ｏ
ＲＡｃｃｕｍｕｌａｔｏｒＲＴ Ｔ Ｒｅｔｕｒ
ｎ ｆｒｏｍ ＩｎｔｅｒｒｕｐｔＳ Ｔ Ａ
５ｔｏｒｅ ＡｃｃｕｍｕｌａｔｏｒＳ Ｕ
Ｂ ５ｕｂｓｔｒａｃｔＴＡＢ Ｔｒａ
ｎｓｆｅｒ Ａｃｃｕｍｕｌａｔｏｒｓ第５図の処理
■はプログラムのブロック分けである。これは、プログ
ラム末尾のベクターからそれぞれのプログラムを探し、
ストア命令（ＳＴＡ）および流れの分岐結合（ＩＮＴＸ
、 ＦＯＵＴｌ等）に従い実行する。ブロック１〜６．
１’ 、 ２’ 、 １” はこのようにして区
分されたもので、ブロック１〜６はメイン（ＭＡＩＮ）
、ブロック１’、２’ は割り込み（ＧＯＭＰＩ ）
、ブロック１“ は割り込み（ＳＥＲＬ）である。処
理＠は各ブロックを分岐命令に従いパターン分けするも
のである。例えば、ブロック３は２つのパターン１．２
に分割される。この場合の分岐命令はＢＮＥとその否定
ＢＮＥＮである。処理θは細分化されたパターンの内容
を、（１）分岐に影響する命令と、（２）実行に影響す
る命令に分けるものである。例えば、パターン１では５
ＴＡＢ ＰＯＲＴ３とそれに関連する０ＲＡＢ ＃
ＦＡＮとＬＤＡＢ ＰＯＲＴ３が（２）の命令であ
る。ＬＤＡＲＰＯＲＴ３はアキュムレータＢにＰＯＲＴ
３をロードしく Ｂ −ＰＯＲＴ ３ ）ミ０ＲＡＢ
＃ＦＡＮはアキュムレータＢにアキュムレータＢと
＃ＦＡＮのオア（Ｕ）をとったものを書込み（Ｂ４−Ｂ
Ｕ＃ ＰＡＮ） 、５ＴＡＢ ＰＯＲＴ３はＰＯＲＴ
３にアキュムレータＢをストア（ＰＯＲＴ３←Ｂ）す
る処理を示すので、これらを合成すると ＰＯＲＴ３−ＰＯＲＴ３ Ｕ ＃ Ｆ Ａ Ｎが得られ
る。このＰＯＲＴ ３のアドレスは第６図（Ａ）の先頭
第２行から￥０６であることが判る。従って、これは入
出力ポートである。また＃ ＦＡＮも１２行に０１００
００００と表記されている。そして、オア命令（Ｕ）は
ビット操作によって所定のビットに１を立てればよく、
上式ではＰＯＲＴ ３のビット６を１にすることを意味
する。このＰＯＲＴ３のビット６のＨｉ状態は、予めキ
ー人力された表によって定義されているので、これを参
照することにより、例えば［ファンＯＮＪ （実行内
容）であることが判る。
Ｃ１ｅａｒ Ｉｎｔｅｒｒｕｐｔ ＭａｓｋＣＬ
ＲＣ１ｅａｒ ＣＭ Ｐ Ｃｏｍｐａｒｅ Ｄ Ｅ ＣＤｅｃｒｅｍｅｎｔ ＪＭＰ Ｊｕｍｐ Ｌ Ｄ Ａ Ｌｏａｄ Ａｃｃｕｍｕｌａｔｏ
ｒＬ Ｄ Ｓ Ｌｏａｄ ５ｔａｃｋ Ｐｏ
１ｎｔｅｒＬ Ｓ ＲＬｏｇｉｃａｌ ５ｈｉｆｔ
ＲｉｇｈｔＯＲＡ Ｉｎｃｌｕｓｉｖｅ Ｏ
ＲＡｃｃｕｍｕｌａｔｏｒＲＴ Ｔ Ｒｅｔｕｒ
ｎ ｆｒｏｍ ＩｎｔｅｒｒｕｐｔＳ Ｔ Ａ
５ｔｏｒｅ ＡｃｃｕｍｕｌａｔｏｒＳ Ｕ
Ｂ ５ｕｂｓｔｒａｃｔＴＡＢ Ｔｒａ
ｎｓｆｅｒ Ａｃｃｕｍｕｌａｔｏｒｓ第５図の処理
■はプログラムのブロック分けである。これは、プログ
ラム末尾のベクターからそれぞれのプログラムを探し、
ストア命令（ＳＴＡ）および流れの分岐結合（ＩＮＴＸ
、 ＦＯＵＴｌ等）に従い実行する。ブロック１〜６．
１’ 、 ２’ 、 １” はこのようにして区
分されたもので、ブロック１〜６はメイン（ＭＡＩＮ）
、ブロック１’、２’ は割り込み（ＧＯＭＰＩ ）
、ブロック１“ は割り込み（ＳＥＲＬ）である。処
理＠は各ブロックを分岐命令に従いパターン分けするも
のである。例えば、ブロック３は２つのパターン１．２
に分割される。この場合の分岐命令はＢＮＥとその否定
ＢＮＥＮである。処理θは細分化されたパターンの内容
を、（１）分岐に影響する命令と、（２）実行に影響す
る命令に分けるものである。例えば、パターン１では５
ＴＡＢ ＰＯＲＴ３とそれに関連する０ＲＡＢ ＃
ＦＡＮとＬＤＡＢ ＰＯＲＴ３が（２）の命令であ
る。ＬＤＡＲＰＯＲＴ３はアキュムレータＢにＰＯＲＴ
３をロードしく Ｂ −ＰＯＲＴ ３ ）ミ０ＲＡＢ
＃ＦＡＮはアキュムレータＢにアキュムレータＢと
＃ＦＡＮのオア（Ｕ）をとったものを書込み（Ｂ４−Ｂ
Ｕ＃ ＰＡＮ） 、５ＴＡＢ ＰＯＲＴ３はＰＯＲＴ
３にアキュムレータＢをストア（ＰＯＲＴ３←Ｂ）す
る処理を示すので、これらを合成すると ＰＯＲＴ３−ＰＯＲＴ３ Ｕ ＃ Ｆ Ａ Ｎが得られ
る。このＰＯＲＴ ３のアドレスは第６図（Ａ）の先頭
第２行から￥０６であることが判る。従って、これは入
出力ポートである。また＃ ＦＡＮも１２行に０１００
００００と表記されている。そして、オア命令（Ｕ）は
ビット操作によって所定のビットに１を立てればよく、
上式ではＰＯＲＴ ３のビット６を１にすることを意味
する。このＰＯＲＴ３のビット６のＨｉ状態は、予めキ
ー人力された表によって定義されているので、これを参
照することにより、例えば［ファンＯＮＪ （実行内
容）であることが判る。
一方、パターン１ではＢＮＥ ＦＯＵＴＩとそれに関連
するＢＩＴＡ ＃ ＴＨＭとＬＤＡＡ ＰＯＲＴ １
が（１）の命令である。ＬＤＡＡ ＰＯＲＴ １はア
キュムレータＡにＰＯＲＴ １をロードしくＡ−ＰＯＲ
ＴＩ） 、ＢＩＴＡ ＃ ＴＨ正よＰＯＲＴ １ト
＃ ＴＨＭ（７）７７）’ （ｎ）をトリ（Ａ１１＃
Ｔ）ＩＭ）、ＢＮＥ ＦＯＵＴＩはゼロフラグ（Ｚ）が
１でなければ（Ｚ ＝ Ｏ）ＦＯＵＴＩへ分岐する処理
を示すので、これらを合成すると ＰＯＲＴＩ ｎ ＃ Ｔ）１Ｍ’＝Ｅ。
するＢＩＴＡ ＃ ＴＨＭとＬＤＡＡ ＰＯＲＴ １
が（１）の命令である。ＬＤＡＡ ＰＯＲＴ １はア
キュムレータＡにＰＯＲＴ １をロードしくＡ−ＰＯＲ
ＴＩ） 、ＢＩＴＡ ＃ ＴＨ正よＰＯＲＴ １ト
＃ ＴＨＭ（７）７７）’ （ｎ）をトリ（Ａ１１＃
Ｔ）ＩＭ）、ＢＮＥ ＦＯＵＴＩはゼロフラグ（Ｚ）が
１でなければ（Ｚ ＝ Ｏ）ＦＯＵＴＩへ分岐する処理
を示すので、これらを合成すると ＰＯＲＴＩ ｎ ＃ Ｔ）１Ｍ’＝Ｅ。
が得られる。ＰＯＲＴ １のアドレスは第６図（Ａ）の
１行から￥０２であることが判る。従って、これも入出
力ポートである。また＃ ＴＨＭは９行から０１ｏｏｏ
ｏｏｏであることが判る。アンド命令（ｎ）は所定のビ
ットをＯとアンドをとってクリアする（Ｏにする）操作
であるから、上式ではビット６以外は全てゼロになる。
１行から￥０２であることが判る。従って、これも入出
力ポートである。また＃ ＴＨＭは９行から０１ｏｏｏ
ｏｏｏであることが判る。アンド命令（ｎ）は所定のビ
ットをＯとアンドをとってクリアする（Ｏにする）操作
であるから、上式ではビット６以外は全てゼロになる。
従って、ビット６が１のときゼロフラグはＺ＝０となる
。この場合もＰＯＲＴ １のビット６のＨｉ状態と外部
状態の関係は予めキー人力されているので、その表を参
照すると例えば「サーモスイッチＯＮＪ （条件）で
あることが判る。
。この場合もＰＯＲＴ １のビット６のＨｉ状態と外部
状態の関係は予めキー人力されているので、その表を参
照すると例えば「サーモスイッチＯＮＪ （条件）で
あることが判る。
そこで、処理Ｏでは同一の実行内容に関し、異なる条件
があればそれらをまとめる。第６図の例では条件が１つ
だけであるので、■の初期条件分離処理を経てθの処理
へ移る。θの処理は上述した実行内容と条件を作業者が
理解し易い書式および言語（例えば日本語）で出力する
。
があればそれらをまとめる。第６図の例では条件が１つ
だけであるので、■の初期条件分離処理を経てθの処理
へ移る。θの処理は上述した実行内容と条件を作業者が
理解し易い書式および言語（例えば日本語）で出力する
。
以下は第６図の各プログラムに対応する出力である。
表 ２
表 ３
表 ４
第６図のプログラムでヒータスイッチはＨ３Ｗ。
スタートスイッチはＭＳＷ、ファンはＦＡＮ、サーモス
イッチはＴＨＭ、ウオーニングランプはＷＬＰで示され
ている。
イッチはＴＨＭ、ウオーニングランプはＷＬＰで示され
ている。
以上述べたように本発明によれば、マイクロコンピュー
タ用に設計されたプログラムを実際に実行することなく
、その動作内容を仕様書と対比し易い形感で出力するこ
とができるので、該プログラムの仕様抜けやバグを容易
に発見できる利点がある。
タ用に設計されたプログラムを実際に実行することなく
、その動作内容を仕様書と対比し易い形感で出力するこ
とができるので、該プログラムの仕様抜けやバグを容易
に発見できる利点がある。
第１図は本発明の基本構成図、第２図はその要部の詳細
な構成図、第３図は本発明の処理を示すフローチャート
、第４図はキーボード入力の説明図、第５図は第３図の
要部を詳細に示すフローチャート、第６図は本発明の一
実施例を示すフローチャートである。 図中、Ａ、Ｂは入力装置、Ｃは記憶装置、Ｄ。 Ｅは出力装置、ＦはＣＰＵである。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔 ２γζ七Ｒト日日のＸｌく】準１１八こ２第１図 木イト日目の要部構べ因ｄ 第２図 第６図（Ａ） （Ｂ）力゛ら 第６図（Ｃ）
な構成図、第３図は本発明の処理を示すフローチャート
、第４図はキーボード入力の説明図、第５図は第３図の
要部を詳細に示すフローチャート、第６図は本発明の一
実施例を示すフローチャートである。 図中、Ａ、Ｂは入力装置、Ｃは記憶装置、Ｄ。 Ｅは出力装置、ＦはＣＰＵである。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔 ２γζ七Ｒト日日のＸｌく】準１１八こ２第１図 木イト日目の要部構べ因ｄ 第２図 第６図（Ａ） （Ｂ）力゛ら 第６図（Ｃ）
Claims (1)
- マイクロコンピュータ用プログラムを実際に実行させる
ことなく動作内容を表示もしくは出力させる装置におい
て、該マイクロコンピュータのアーキテクチャを記憶す
る手段（Ｃ）と、該プログラムを入力および記憶する手
段（ＡおよびＣ）と、該マイクロコンピュータの端子状
態と外部状態との関係を定義する手段（Ｂ）と、該プロ
グラムの実行内容を日常言語や数式に置き換えるための
言語記憶手段（Ｃ）と、該記憶手段（Ｃ）および入力手
段（Ａ、Ｂ）に接続されて該プログラムの流れに従った
マイクロコンピュータの入出力の動作結合をする処理手
段（Ｆ）と、該処理手段（Ｆ）の結果を表示または出力
する出力手段（ＤまたはＥ）とを備えたことを特徴とす
る、マイクロコンピュータ用プログラムの動作内容表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184773A JPS6340945A (ja) | 1986-08-06 | 1986-08-06 | マイクロコンピユ−タ用プログラムの動作内容表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184773A JPS6340945A (ja) | 1986-08-06 | 1986-08-06 | マイクロコンピユ−タ用プログラムの動作内容表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6340945A true JPS6340945A (ja) | 1988-02-22 |
Family
ID=16159061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61184773A Pending JPS6340945A (ja) | 1986-08-06 | 1986-08-06 | マイクロコンピユ−タ用プログラムの動作内容表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340945A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59105145A (ja) * | 1982-12-08 | 1984-06-18 | Mitsubishi Electric Corp | プログラムデバツグ装置 |
-
1986
- 1986-08-06 JP JP61184773A patent/JPS6340945A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59105145A (ja) * | 1982-12-08 | 1984-06-18 | Mitsubishi Electric Corp | プログラムデバツグ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010301A (ko) | 명령 지정방법 및 실행장치 | |
| JPS6340945A (ja) | マイクロコンピユ−タ用プログラムの動作内容表示装置 | |
| JPH01228019A (ja) | データ処理装置 | |
| JPS5938870A (ja) | 電子式計算機 | |
| JPH01297738A (ja) | コンピュータの試験装置 | |
| JP2557366B2 (ja) | 入出力手順変換装置 | |
| JPS63286938A (ja) | マイクロプロセツサ | |
| JPH0660143A (ja) | 論理回路の遅延解析システム | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPS623345A (ja) | 割込方式 | |
| JPS6345637A (ja) | レジスタ割当て誤り検出方式 | |
| JPS61182137A (ja) | タグ付デ−タ処理装置 | |
| JP3358113B2 (ja) | プログラマブルコントローラ用プログラムの作成装置 | |
| JPS628231A (ja) | 論理型デ−タ処理装置 | |
| JPH02128223A (ja) | 演算処理装置 | |
| JPS62282327A (ja) | 情報処理装置 | |
| JPS62231337A (ja) | マイクロプロセツサ | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH11191072A (ja) | デバッグのブレイク処理方法及びデバッグ処理装置 | |
| JPH04238564A (ja) | コマンドプロシージャのファイル入出力方式 | |
| JPH01223563A (ja) | 情報処理装置 | |
| JPS61166659A (ja) | チヤネル制御方式 | |
| JPS60193048A (ja) | マイクロプロセツサ | |
| JPS61221827A (ja) | 情報処理装置 | |
| JPH06168158A (ja) | アドレス空間の網羅率測定装置 |