JPS6340396A - Manufacture of thick film integrated circuit - Google Patents
Manufacture of thick film integrated circuitInfo
- Publication number
- JPS6340396A JPS6340396A JP61183743A JP18374386A JPS6340396A JP S6340396 A JPS6340396 A JP S6340396A JP 61183743 A JP61183743 A JP 61183743A JP 18374386 A JP18374386 A JP 18374386A JP S6340396 A JPS6340396 A JP S6340396A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- thick film
- pattern
- film integrated
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004020 conductor Substances 0.000 claims description 32
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000007650 screen-printing Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009966 trimming Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000010931 gold Substances 0.000 description 17
- 239000010410 layer Substances 0.000 description 15
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 13
- 238000013508 migration Methods 0.000 description 7
- 230000005012 migration Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910002710 Au-Pd Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概要〕
銀系の導体ペーストと誘電体ペーストを交互にスクリー
ン印刷して多層化すると共に、上層の導体回路に抵抗パ
ターンを形成してなる厚膜集積回路において、レーザト
リミングによる信頼性の低下を防ぐ方法として抵抗パタ
ーンの直下の導体パターンを金ペーストをスクリーン印
刷して形成する方法。[Detailed Description of the Invention] [Summary] In a thick film integrated circuit in which a silver-based conductor paste and a dielectric paste are alternately screen-printed to form a multilayer structure, and a resistance pattern is formed on the conductor circuit in the upper layer, a laser A method of forming the conductor pattern directly below the resistor pattern by screen printing gold paste as a method to prevent reliability degradation due to trimming.
〔産業上の利用分野］
本発明は信頼性を向上した厚膜集積回路の製造方法に関
する。[Industrial Application Field] The present invention relates to a method of manufacturing a thick film integrated circuit with improved reliability.
厚膜集積回路はアルミナ（α−Ａ ６２０３＞などの耐
熱性絶縁基板上に導体ペースト、誘電体ペースト。Thick film integrated circuits are made using conductor paste and dielectric paste on a heat-resistant insulating substrate such as alumina (α-A 6203).
抵抗ペーストなどをスクリーン印刷して導体線路と必要
に応じて抵抗器などの受動素子を形成して電子回路を形
成したものであり、この上に場合によってフリップチッ
プタイプやダイポンディングタイプのトランジスタやＩ
Ｃを搭載して使用することもある。An electronic circuit is formed by screen-printing a resistor paste or the like to form conductor lines and passive elements such as resistors as necessary, and on top of this, depending on the case, flip-chip type or die-ponding type transistors or I
It is sometimes used with C installed.
ここで、情報処理の大容量化と高速化に対応してＩＣや
ＬＳＩなどの半逗体集積回路は単位素子の小形化と多素
子化を実現するために写体パターン幅が微細化し、また
多層化が行われているが、これと同様に厚膜集積回路に
おいても高密度化のための微細化と多層化が行われてい
る。In response to the increasing capacity and speed of information processing, semiconductor integrated circuits such as ICs and LSIs have become smaller in size and have more elements, resulting in smaller image pattern widths and In the same way, thick film integrated circuits are also being miniaturized and multilayered for higher density.
アルミナ基板上にスクリーン印刷法を用いてパターン形
成される導体線路は電導塵が優れていることが必要であ
り、この見地から４１ （Ａｇ）系ペーストが使用され
ている。A conductor line patterned on an alumina substrate using a screen printing method must have excellent conductive dust, and from this point of view, 41 (Ag) based paste is used.
ここで、Ａｇペーストは導体として働＜Ａｇ粉末。Here, Ag paste acts as a conductor <Ag powder.
バインダとして働くガラス粉末、バインダ樹脂および溶
剤とから構成されており、高温で熱処理することにより
Ａｇ粒子を焼結させて導体パターンを形成しているが、
Ａｇは銅（Ｃｕ）や金（Ａｕ）などの金属に較べるとマ
イグレーション（Ｍｉｇｒａｔｉｏｎ）が起きやすいと
云う欠点がある。It is composed of glass powder that acts as a binder, binder resin, and solvent, and is heat-treated at high temperature to sinter the Ag particles and form a conductor pattern.
Ag has the disadvantage that migration occurs more easily than metals such as copper (Cu) and gold (Au).
そのためパターン間隔が接近して設けられている微細パ
ターンをＡｇペーストを用いて形成すると絶縁不良や短
絡を生じ易く、信頼性確保の点から適当でない。Therefore, if fine patterns with closely spaced patterns are formed using Ag paste, poor insulation or short circuits are likely to occur, which is not appropriate from the viewpoint of ensuring reliability.
一方、Ａｕペーストは電導塵がよく化学的に安定で、ま
たマイグレーションの危険性はないが、価格が高い点に
問題がある。On the other hand, although Au paste has good conductive dust and is chemically stable and has no risk of migration, it has a problem in that it is expensive.
これらの問題を解決する方法として、銀パラジウム（Ａ
ｇ−Ｐｄ）ペースト、 Ａｕ−Ｐｄペーストなど各種の
固溶体ペーストが実用化されているが、マイグレーショ
ンが相当抑圧されており、また価格も安いＡｇ−Ｐｄペ
ーストが一般に使用されている。As a way to solve these problems, silver palladium (A
Although various solid solution pastes such as g-Pd) paste and Au-Pd paste have been put into practical use, Ag-Pd paste is generally used because migration is considerably suppressed and the price is low.
ちなみに、膜厚２５μｍにおけるシート抵抗を比較する
とＡｇペーストが＜５ｍΩ／ｍΩ／ロバーストが＜２０
ｍΩ／口であるのに対し、Ａｇ−Ｐｄペーストはく６０
ｍΩ／ロ程度である。By the way, when comparing the sheet resistance at a film thickness of 25 μm, Ag paste is <5 mΩ/mΩ/Robust is <20
mΩ/mouth, whereas Ag-Pd paste foil 60
It is about mΩ/lo.
また、層絶縁を行う誘電体ペーストとしては絶縁抵抗値
が高く、組成が緻密なことが必要条件であって、アルミ
ナ系の結晶化ガラスを構成分とするものが多く使用され
ており、またスクリーン印刷して生じた厚膜集積回路を
被覆するオーバーコート用としては硼珪酸ガラスを主成
分とするガラスペーストが使用されている。In addition, the dielectric paste that performs layer insulation must have a high insulation resistance value and a dense composition, and many of the dielectric pastes that contain alumina-based crystallized glass are used; Glass pastes containing borosilicate glass as a main component are used for overcoating printed thick film integrated circuits.
次に、抵抗体を形成する抵抗体ペーストの主成分として
は金属酸化物が安定であるために使用されているが、１
０００℃以下の厚膜焼成条件で粒が成長して焼結が起こ
る抵抗材料は限定されており、現在では多くの場合に酸
化ルテニウム（ＲｕＯ□）系が使用されている。Next, metal oxides are used as the main components of the resistor paste that forms the resistor because they are stable.
Resistance materials in which grains grow and sinter under thick film firing conditions of 000° C. or lower are limited, and ruthenium oxide (RuO□)-based materials are currently used in many cases.
厚膜集積回路はアルミナ基板の上にこのような厚膜ペー
ストをスクリーン印刷してパターン形成した後、焼成し
て作られているが、抵抗器を含む回路においては抵抗値
を目標値に調整する処理が必要であって、従来はサンド
ブラスト処理により抵抗パターンを削る方法がとられて
いたが、現在では多くの場合にレーザトリミング処理が
行われている。Thick film integrated circuits are made by screen printing such thick film paste on an alumina substrate to form a pattern and then firing it, but in circuits that include resistors, the resistance value is adjusted to the target value. Processing is required, and conventionally the resistor pattern has been removed by sandblasting, but now laser trimming is often used.
ここで、レーザトリミングはＹＡＧ （イツトリウム・
アルミニウム・ガーネット）レーザなどを用いて抵抗体
パターンを部分的に焼き切ることにより抵抗値調整を行
うものである。Here, laser trimming is performed using YAG (Yttrium).
The resistance value is adjusted by partially burning out the resistor pattern using an aluminum (garnet) laser or the like.
然し、アルミナ基板の上に直接に抵抗パターンを形成す
る単層回路の場合には差支えないが、アルミナ基板上に
４体回路がパターン形成されており、この上に誘電体ペ
ーストを印刷して層絶縁し、この上に抵抗回路を形成し
ｉある多層回路基板をレーザトリミングする場合は、層
間絶縁層に損傷を与えないで抵抗体パターンのみをトリ
ミングすることは不可能である。However, there is no problem in the case of a single-layer circuit in which a resistance pattern is formed directly on an alumina substrate, but a four-body circuit is patterned on an alumina substrate, and a dielectric paste is printed on this to form a layer. When performing laser trimming on a multilayer circuit board that is insulated and has a resistor circuit formed thereon, it is impossible to trim only the resistor pattern without damaging the interlayer insulating layer.
そして、この際に層間絶縁層と場合によっては導体パタ
ーンも同時に損傷を受け、トリミング位置で下のＡｇ−
Ｐｄ導体パターンと短絡したり、或いは損傷した層間絶
縁層を通じてＡｇイオンのマイグレーションを起こし易
くし、寿命を低下させると云う問題がある。At this time, the interlayer insulation layer and, in some cases, the conductor pattern are also damaged, and the underlying Ag-
There is a problem that migration of Ag ions is likely to occur through a short circuit with the Pd conductor pattern or a damaged interlayer insulating layer, resulting in a shortened lifespan.
そのために従来は信頼性を確保するために抵抗パターン
の下に導体パターンを作らぬように設計が行われていた
。For this reason, in the past, designs were made in which no conductor pattern was formed under the resistor pattern to ensure reliability.
すなわち、導体パターンを迂回して形成するなどの方法
がとられていたが、これらは高集積化を妨げるものであ
り、改善が必要であった。That is, methods such as forming a circuit by bypassing the conductor pattern have been used, but these methods hinder high integration and require improvement.
以上記したように抵抗器を含む厚膜集積回路においては
抵抗パターンが最上層に形成されているが、抵抗パター
ンをレーザトリミングする場合に同時に絶縁層と導体パ
ターンも損傷を受け、老縁劣化を生じたり、Ａｇのマイ
グレーションを生じて品質を低下させることが問題であ
る。As mentioned above, in thick film integrated circuits that include resistors, the resistance pattern is formed on the top layer, but when laser trimming the resistance pattern, the insulating layer and conductor pattern are also damaged at the same time, causing aging. The problem is that Ag migration occurs and the quality deteriorates.
上記の問題は基板の上にパターン形成されている導体回
路のうち、最上層の抵抗パターンの直下に設けられてい
る導体パターンのみを金ペーストをスクリーン印刷して
厚膜集積回路を形成することにより解決することができ
る。The above problem can be solved by forming a thick film integrated circuit by screen printing gold paste on only the conductor pattern directly below the top layer resistor pattern among the conductor circuits patterned on the board. It can be solved.
本発明はＡｕペーストをスクリーン印刷して形成した導
体パターンはレーザトリミングが難しく、またマイグレ
ーションが起しにくい材料である点に着目してなされた
ものである。The present invention was made with the focus on the fact that a conductor pattern formed by screen printing Au paste is difficult to laser trim and is a material that is less likely to undergo migration.
すなわち、ＡｇペーストやＡｇ−Ｐｄペーストを用いて
形成した導体パターンはＹＡＧ レーザの照射によって
容易に切断が起こるのに対し、Ａｕに対してはレーザ光
が反射し易く、そのためレーザカットを行うことは難し
いと云う特徴がある。In other words, conductor patterns formed using Ag paste or Ag-Pd paste are easily cut by YAG laser irradiation, whereas laser light is easily reflected on Au, so laser cutting is difficult. It has the characteristic of being difficult.
また、Ａｕ原子のマイグレーションはＡｇ原子よりも格
段に少なく、またＡｇ−Ｐｄよりも少ない。Furthermore, the migration of Au atoms is much less than that of Ag atoms, and also less than that of Ag-Pd.
そこで、抵抗パターンの下に設ける導体パターンをＡｕ
ペーストを用いて形成することより従来の問題を解決す
るものである。Therefore, the conductor pattern provided under the resistor pattern was made of Au.
Forming using paste solves the conventional problems.
但し、Ａｕペーストはへｇ−Ｐｄペーストに較べて高価
であるが、先に記したようにＡｕパターンのシート抵抗
はＡｇ−Ｐｄに較べて１７３程度と低い、ためにパター
ン幅を従来よりも狭く形成することができ、そのため、
それほどコスト高にはならない。However, although Au paste is more expensive than Heg-Pd paste, as mentioned earlier, the sheet resistance of the Au pattern is lower at about 173 compared to Ag-Pd, so the pattern width is narrower than before. can be formed, so
It won't be that expensive.
一方、最上層の抵抗パターン配置を考慮することなく、
下層の導体パターンを設計できるので、高密度化が可能
になる。On the other hand, without considering the resistor pattern arrangement on the top layer,
Since the lower layer conductor pattern can be designed, higher density can be achieved.
第１図は本発明を実施した厚膜回路の平面図、また第２
図はこの断面間である。FIG. 1 is a plan view of a thick film circuit embodying the present invention, and FIG.
The figure shows this cross section.
すなわち、アルミナ基板１の上にＡｇ−Ｐｄペーストを
用いてＡｇ−Ｐｄ導体パターン２を形成する。That is, an Ag-Pd conductor pattern 2 is formed on an alumina substrate 1 using Ag-Pd paste.
ここでＡｇ−Ｐｄ導体パターン２の幅と厚さは通常３０
０〜４００ μｍ 、厚さは１０−１５μｍ程度がとら
れているが、この例の場合は幅４００ μｍ、厚さ１５
μｍで形成した。Here, the width and thickness of the Ag-Pd conductor pattern 2 are usually 30 mm.
The width is 400 μm and the thickness is 15 μm.
It was formed in μm.
次に抵抗パターン形成予定位置の導体線路をＡｕペース
トを用いてＡｕａ１体パターン３を形成する。Next, a single Au pattern 3 is formed on the conductor line at the position where the resistor pattern is to be formed using Au paste.
ここで、Ａｕ導体パターン３の幅は１００ μｍ、厚さ
は１０μｍと微少化して形成されている。Here, the Au conductor pattern 3 is formed with a width of 100 μm and a thickness of 10 μm.
そして乾燥した後、８５０℃の熱処理を行って第１層の
導体回路の形成が終わる。After drying, heat treatment is performed at 850° C. to complete the formation of the first layer conductor circuit.
次に、誘電体ペーストを印刷し、焼成して厚さ約４０μ
ｍの層間絶縁層４を形成した。Next, a dielectric paste is printed and fired to a thickness of approximately 40 μm.
An interlayer insulating layer 4 of m thickness was formed.
次に、この上に先と同様にしてＡｇＪｄ 導体パターン
５を印刷し乾燥した後、抵抗体ペーストを印刷して抵抗
パターン６を印刷し、乾燥した後８５０℃で焼成して厚
さが２０μｍの抵抗パターン６を形成した。Next, the AgJd conductor pattern 5 was printed and dried in the same manner as before, and then a resistor paste was printed and a resistor pattern 6 was printed on it. A resistance pattern 6 was formed.
このようにすると抵抗パターン６の下にはＡｕ導体パタ
ーン３のみが存在するので短絡の危険性が少ない。In this case, since only the Au conductor pattern 3 exists under the resistor pattern 6, there is less risk of short circuit.
次に、この上にガラスペーストを印刷してオーバーコー
トＩ８’ ７を形成し、これを５００℃で焼成して厚膜
集積回路を形成した後、従来のようにＹＡＧレーザを用
いて抵抗値トリミングを行って素子が完成した。Next, a glass paste is printed on this to form an overcoat I8'7, and this is baked at 500°C to form a thick film integrated circuit, after which the resistance value is trimmed using a YAG laser as in the past. After doing this, the device was completed.
このようにして形成した素子は抵抗値トリミング処理に
当たって短絡を生ぜず、また高温放置試験においても第
１層のＡｇ−Ｐｄ導体パターンを迂回して形成した従来
素子と比較して有意差は認められず安定した結果を得る
ことができた。The devices formed in this way do not cause short circuits during the resistance trimming process, and no significant difference was observed in high-temperature storage tests compared to conventional devices that were formed by bypassing the Ag-Pd conductor pattern in the first layer. We were able to obtain stable results.
以上記したように本発明の実施により抵抗パターンの下
にも導体パターンの形成が可能となり、またＡｕは電導
度が良いため幅狭く形成することが可能であり、そのた
め僅かのコスト上界だけで高密度化が可能となる。As described above, by carrying out the present invention, it is possible to form a conductor pattern even under the resistor pattern, and since Au has good conductivity, it is possible to form a narrow width, so it is possible to form a conductor pattern with only a slight increase in cost. High density becomes possible.
第１図は厚膜回路の平面図、
第２図は第１図の厚膜回路の断面図、
である。
図において、
２．５はへｇ−Ｐｄ導体パターン、
３はＡｕ導体パターン、 ４は層間絶縁層、６は抵抗
パターン、
である。FIG. 1 is a plan view of the thick film circuit, and FIG. 2 is a sectional view of the thick film circuit of FIG. In the figure, 2.5 is a g-Pd conductor pattern, 3 is an Au conductor pattern, 4 is an interlayer insulating layer, and 6 is a resistance pattern.
Claims (1)
刷して導体パターンを形成した後、誘電体ペーストを印
刷して誘電体層を形成して層絶縁を行い、次に該誘電体
層上に抵抗体を含む回路を形成し、レーザトリミングを
行って抵抗値調整を行う厚膜集積回路の製造工程におい
て、 抵抗体の直下に絶縁層を介して形成される導体パターン
のみを金ペーストを用いて形成することを特徴とする厚
膜集積回路の製造方法。[Claims] After screen-printing a silver-based conductive paste on an alumina substrate to form a conductive pattern, a dielectric paste is printed to form a dielectric layer for layer insulation, and then the dielectric In the manufacturing process of thick film integrated circuits, in which a circuit including a resistor is formed on a body layer and the resistance value is adjusted by laser trimming, only the conductor pattern formed directly below the resistor through an insulating layer is gold-plated. A method for manufacturing a thick film integrated circuit, the method comprising forming a thick film integrated circuit using a paste.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183743A JPS6340396A (en) | 1986-08-05 | 1986-08-05 | Manufacture of thick film integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183743A JPS6340396A (en) | 1986-08-05 | 1986-08-05 | Manufacture of thick film integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6340396A true JPS6340396A (en) | 1988-02-20 |
Family
ID=16141199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61183743A Pending JPS6340396A (en) | 1986-08-05 | 1986-08-05 | Manufacture of thick film integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340396A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02132882A (en) * | 1988-11-11 | 1990-05-22 | Nippon Denso Co Ltd | Integrated circuit device |
| US7199446B1 (en) * | 2003-02-18 | 2007-04-03 | K2 Optronics, Inc. | Stacked electrical resistor pad for optical fiber attachment |
-
1986
- 1986-08-05 JP JP61183743A patent/JPS6340396A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02132882A (en) * | 1988-11-11 | 1990-05-22 | Nippon Denso Co Ltd | Integrated circuit device |
| US7199446B1 (en) * | 2003-02-18 | 2007-04-03 | K2 Optronics, Inc. | Stacked electrical resistor pad for optical fiber attachment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002198660A (en) | Circuit board and method of manufacturing the same | |
| JPH04208593A (en) | Thick film printed board | |
| JPS6340396A (en) | Manufacture of thick film integrated circuit | |
| JPH0595071U (en) | Thick film circuit board | |
| JPH0787226B2 (en) | Low dielectric constant insulator substrate | |
| JPS60117796A (en) | Multilayer circuit board and method of producing same | |
| JPS62193102A (en) | Manufacture of ceramic wiring board | |
| JP2569716B2 (en) | Method of manufacturing multilayer thick film IC substrate | |
| JPS63124596A (en) | Circuit board | |
| JPH1098244A (en) | Thick-film circuit board and its manufacture | |
| JPS58130590A (en) | Ceramic circuit board and thick film hybrid ic using same board | |
| JP3093602B2 (en) | Manufacturing method of ceramic circuit board | |
| JPS6025290A (en) | Method of producing hybrid integrated circuit board | |
| JP4593817B2 (en) | Low temperature fired ceramic circuit board | |
| JPS60175495A (en) | Multilayer board | |
| JP2770692B2 (en) | Thick film multilayer circuit board | |
| JPH0544200B2 (en) | ||
| JPS58186996A (en) | Method of producing multilayer circuit board | |
| JPS6085598A (en) | Multilayer circuit board | |
| JP2760542B2 (en) | Manufacturing method of ceramic circuit board | |
| JPS60165795A (en) | Multilayer board and method of producing same | |
| JPS63186492A (en) | Manufacture of circuit board | |
| JPS61230392A (en) | Multilayer circuit board | |
| JPH0250638B2 (en) | ||
| JPS6025291A (en) | Method of producing hybrid integrated circuit board |