JPS6339059B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、CRTデイスプレイ表示方式、特に
相互に独立した２つの画像情報を重畳した形態で
CRTデイスプレイ装置の表示画面に表示する際、
それぞれの画像の間で輝度差が可変となるような
重畳を行なわせるCRTデイスプレイ表示方式に
関するものである。

従来、１個のメモリに２つ以上の相互に独立し
た画像情報を格納していた。互いに独立した画像
情報の１つを書換える場合、他の画像情報に影響
を与えないように処理しなければならず、その処
理が複雑となると共に、その処理時間が長くなる
欠点があつた。

また２つの相互に独立した画像情報の画像を
CRTデイスプレイ装置の表示画面で重畳する場
合、それぞれの画像は同一輝度で表示されるか、
または輝度を異にする場合CRTデイスプレイ装
置の画面１画素当り、例えば３ビツト域は４ビツ
トを使つて８階調或は16階調の濃淡を得てそれぞ
れ輝度を異にしているため、画像情報を格納する
メモリの容量が大きなものを必要とする欠点があ
つた。

本発明は上記の欠点を解決することを目的とし
ており、重畳される２つの画像情報をそれぞれ個
別のメモリに格納し、それぞれのメモリから対応
する画像情報を続出してCRTデイスプレイ装置
の表示画面に表示する際、それぞれの画像情報の
画像の間に輝度差が可変となるような重畳を行な
うCRTデイスプレイ表示方式を提供することを
目的としている。そしてそのため本発明のCRT
デイスプレイ表示方式はメモリに格納された２つ
の相互に独立した画像情報を読出し、CRTデイ
スプレイ装置の表示画面に上記２つの相互に独立
した画像情報の画像を重畳した形態で表示するよ
うにしたCRTデイスプレイ表示方式において、
上記CRTデイスプレイ装置の表示画面に対応し
上記画像情報の１つを格納する第１のメモリ及び
他の画像情報を格納する第２のメモリと、当該第
１のメモリ及び第２のメモリをアクセスするため
のアドレス制御回路と、第１のメモリ及び第２の
メモリからそれぞれ読出された画像情報をCRT
デイスプレイ装置の表示画面で重畳するように加
算されると共に、第１のメモリに格納された画像
情報の画像と第２のメモリに格納された画像情報
の画像との輝度差が可変となる加算回路部を備
え、該加算回路部は、該加算回路を制御する制御
信号と第１のメモリから読出された画像情報とを
入力信号とするナンド回路、上記制御信号と第２
のメモリから読出された画像情報とを入力信号と
するナンド回路、これら２つのナンド回路の出力
を入力信号とするオープンコレクタを有する第１
のナンド回路、上記第２のメモリから読出された
画像情報が入力されているナンド回路の出力を入
力信号とするオープンコレクタを有する第２のナ
ンド回路、及びオープンコレクタを有する第１の
ナンド回路の出力側には、オープンコレクタを有
する第２のナンド回路の出力との間に２画像の輝
度差を可変とする可変抵抗が接続され、電源の正
極との間に抵抗が接続され、アースとの間に２画
像の輝度変調を定める可変抵抗が接続された出力
回路を備え、それぞれの画像の間で輝度差を可変
とした上でCRTデイスプレイ装置の表示画面に
第１のメモリに格納された画像情報の画像と第２
のメモリに格納された画像情報の画像とを重畳す
るようにしたことを特徴としている。そして本発
明は測定データを画像表示する解析装置、例えば
スペクトラムアナライザ、ネツトワークアナライ
ザ、オツシロスコープ等の装置に適している。以
下図面を参照しつつ説明する。

第１図は本発明に係るCRTデイスプレイ表示
方式の一実施例構成、第２図は第１図に使用され
ている加算回路部の一実施例回路構成、第３図は
第２図の動作を説明する動作説明図を示してい
る。

第１図において符号１は第１のメモリ、２は第
２のメモリ、３はアドレス制御回路、４は加算回
路部、５はテレビジヨン信号作成回路をそれぞれ
表わしている。

第１のメモリ１及び第２のメモリ２は図示され
ていないCRTデイスプレイ装置の表示画面に１
対１で対応するメモリであり、例えばCRTデイ
スプレイ装置の表示画面に目盛と測定データの両
者の画像を表示する場合、第１のメモリ１には目
盛の画像情報が格納され、第２のメモリ２には測
定データの画像情報が格納される。アドレス制御
回路３は第１のメモリ１及び第２のメモリ２をア
クセスするためのアドレスを発生させる制御回路
である。加算回路部４は第１のメモリ１から読出
されたデイジタルの画像情報と第２のメモリ２か
ら読出されたデイジタルの画像情報とを白、黒、
中間調の３種類に輝度差を持たせて加算する回路
部であり、詳しくは第２図で説明される。テレビ
ジヨン信号作成回路５は上記加算回路部４で加算
された第１のメモリ１の画像情報と第２のメモリ
２の画像情報との重畳された画像情報に同期信号
及びブランキング信号が付加されテレビジヨン信
号が作成される回路である。

このように構成された本発明のCRTデイスプ
レイ表示方式の動作は、第１のメモリ１に格納さ
れた目盛画像情報と第２のメモリ２に格納された
測定データの画像情報とがアドレス制御回路３で
発生させるアドレスをもつて上記第１のメモリ１
及び第２のメモリ２に対しアクセスを行ない、読
出されたそれぞれの目盛画像情報と測定データの
画像情報は加算回路部４で重畳され、白、黒、中
間調の輝度差を付せられた画像情報となつてテレ
ビジヨン信号作成回路５に入力される。そして上
記説明の如く同期信号とブランキング信号が乗せ
られテレビジヨン信号として出力され、CRTデ
イスプレイ装置へ入力される。当該CRTデイス
プレイ装置の表示画面では第１のメモリ１に格納
された目盛画像情報の画像は白と黒との中間調で
表示され、第２のメモリ２に格納された測定デー
タの画像情報の画像は白に表示され、その他の所
即ち目盛の画像と測定データの画像以外の表示画
面は黒に表示される。次にCRTデイスプレイ装
置の表示画面に第１のメモリ１に格納された画像
情報と第２のメモリ２に格納された画像情報とを
重畳し、白、黒、中間調の輝度差を発生させる加
算回路部４について説明する。

第２図の加算回路部の一実施例回路構成におい
て、符号６，７はナンド回路、８，９はオープン
コレクタを有する第１、第２のナンド回路、１０
ないし１２は抵抗、１３は可変抵抗、１４は可変
抵抗であつて抵抗１４の中間から出力が取り出さ
れるもの、１５は制御端子、１６は出力端子を表
わしている。

今抵抗１２の抵抗値をＸ、可変抵抗１３の抵抗
設定後の抵抗値をＹ、可変抵抗１４の全抵抗の抵
抗値をＺとする。

制御端子１５に論理「Ｌ」（以下単に「Ｌ」ま
たは「Ｈ」と略す）が入力されたとき、ナンド回
路６に入力される第１のメモリ１の画像情報及び
ナンド回路７に入力される第２のメモリ２の画像
情報の如何をとわずナンド回路６，７の出力は
「Ｈ」となり、従がつてオープンコレクタを有す
る第１，第２のナンド回路８，９の出力はそれぞ
れ「Ｌ」となる。即ちオープンコレクタを有する
第１のナンド回路８の出力は「Ｌ」となるから出
力端子１６は「Ｌ」となり、図示されていない
CRTデイスプレイ装置の表示画面では黒の重畳
画像が表示される。

制御端子１５に「Ｈ」の制御信号が入力されて
いる状態の下でナンド回路６に入力されている第
１のメモリ１からの画像情報が「Ｌ」で、ナンド
回路７に入力されている第２のメモリ２からの画
像情報が「Ｌ」及び「Ｈ」の場合、ナンド回路６
に入力されている第１のメモリ１からの画像情報
が「Ｈ」で、ナンド回路７に入力されている第２
のメモリ２からの画像情報が「Ｌ」及び「Ｈ」の
場合の４つについて出力端子１６に出力される重
畳された画像情報について説明する。

(1) ナンド回路６に入力される第１のメモリ１か
らの画像情報が「Ｌ」で、ナンド回路７に入力
される第２のメモリ２からの画像情報が「Ｌ」
の場合 ナンド回路６．７の出力は共に「Ｈ」となり、
上記説明の如く出力端子１６には「Ｌ」が出力さ
れ、CRTデイスプレイ装置の表示画面では黒の
重畳画像が表示される。この様子が第３図の動作
説明図における＃１クロツクに示されている。

(2) ナンド回路６に入力される第１のメモリ１か
らの画像情報が「Ｌ」で、ナンド回路７に入力
される第２のメモリ２からの画像情報が「Ｈ」
の場合 ナンド回路６の出力は「Ｈ」となるが、ナンド
回路７の出力が「Ｌ」となるためオープンコレク
タを有する第１、第２のナンド回路８，９の出力
は共にオープンとなる。従がつて出力端子１６に
現われる重畳された画像情報は出力端子１６のス
ライド端が今仮に零の位置（以下この状態である
ものとする）にあれば、抵抗１２の抵抗値Ｘと可
変抵抗１４の抵抗値Ｚの値の比によつて電源電圧
5Vが分割された電位（以後この電位を「Ｈ」と
する）となり、CRTデイスプレイ装置の表示画
面では白の重畳画像が表示される。この様子が第
３図の動作説明図における＃２クロツクに示され
ている。

(3) ナンド回路６に入力される第１のメモリ１か
らの画像情報が「Ｈ」で、ナンド回路７に入力
される第２のメモリ２からの画像情報が「Ｌ」
の場合 ナンド回路６の出力は「Ｌ」となり、ナンド回
路７の出力は「Ｈ」となるから、オープンコレク
タを有する第１のナンド回路８の出力はオープン
となり、オープンコレクタを有する第２のナンド
回路９の出力は「Ｌ」となる。従がつて出力端子
１６に現われる重畳された画像情報は抵抗１２の
抵抗値Ｘと、可変抵抗１３と１４との合成抵抗値
との比によつて定まる電源電圧5Vを分割した電
位（以後中間電圧「Ｍ」とする）となり、CRT
デイスプレイ装置の表示画面では白と黒との中間
調の重畳画像が表示される。この様子が第３図の
動作説明図における＃３クロツクに示されてい
る。

(4) ナンド回路６，７に入力される第１のメモリ
１及び第２のメモリ２からの画像情報が共に
「Ｈ」の場合 ナンド回路６，７共にその出力は「Ｌ」とな
り、オープンコレクタを有する第１、第２のナン
ド回路８，９の出力は共にオープンとなる。これ
は上記(2)で説明した場合と同様で抵抗１２と可変
抵抗１４のそれぞれの抵抗値Ｘ，Ｚによつて電源
電圧5Vが分割された電位「Ｈ」となり、CRTデ
イスプレイ装置の表示画面では白の重畳画像が表
示される。この様子が第３図の動作説明図におけ
る＃４クロツクに示されている。

以上の説明から了解される如く、加算回路４は
次の如く動作する。すなわち、加算回路部４は第
２のメモリ２から「Ｈ」の画像情報が入力された
場合、第１のメモリ１からの画像情報の如何をと
わず「Ｈ」の重畳された画像情報を出力し、第２
のメモリ２から「Ｌ」の画像情報が入力されてお
り、かつ第１のメモリ１から「Ｈ」の画像情報が
入力された場合は「Ｍ」の重畳された画像情報を
出力する。第２のメモリから「Ｌ」の画像情報が
入力されており、かつ第１のメモリ１から「Ｌ」
の画像情報が入力された場合は「Ｌ」の重畳され
た画像情報が出力される。これにより例えば、上
記で説明した第１のメモリ１に目盛の画像情報を
格納し、第２のメモリ２に測定データの画像情報
を格納した場合、CRTデイスプレイ装置の表示
画面には目盛の画像と測定データの画像との重畳
された画像がそれぞれ輝度差をもつて表示され
る。そして目盛の画像と測定データの画像とが重
なり合う点においては上記理由により特に他の部
分より輝くことはなく、第２のメモリ２の画像情
報の輝度、即ち測定データの画像の輝度と同一で
あり、自然な重畳画像が表示される。

第１のメモリ１に格納された目盛の画像と第２
のメモリ２に格納された測定データの画像との輝
度差は可変抵抗１３の抵抗値Ｙの値を変えること
によつて可変となる。例えば可変抵抗１３の抵抗
値Ｙを可変抵抗１４の抵抗値に比べＹ≫Ｚの如く
変えることにより、出力端子１６に現われる中間
調電圧「Ｍ」は「Ｈ」に近ずき、またＹ≪Ｚの如
く変えることにより上記中間調電圧「Ｍ」は
「Ｌ」に近ずく。従がつて当該可変抵抗１３の抵
抗値Ｙを可変とすることに基づいてCRTデイス
プレイ装置の表示画面に表示される第１のメモリ
１からの目盛画像と第２のメモリ２からの測定デ
ータの画像との輝度差が可変となる。また可変抵
抗１４のスライド位置を変えることにより出力端
子１６に現われる第１のメモリ１からの目盛画像
と第２のメモリ２からの測定データの画像との輝
度差を相対的にほゞ同一に保ちながら、全体の輝
度を明るくしたり暗くしたりすることができる。

第１のメモリ１に格納された画像情報と第２の
メモリ２に格納された画像情報とをそれぞれナン
ド回路７，６に入力するような切換スイツチを設
けておけばCRTデイスプレイ表示装置の表示画
面で任意にその輝度を変えることができるように
なる。

以上説明した如く、本発明によれば、２つのメ
モリを備え同時にアクセスし重畳するようにして
いるから、相互に独立した２つの画像を重畳する
場合でも処理速度が速くなり、第１メモリと第２
メモリに格納されているそれぞれの画像情報の輝
度差を少ないメモリ容量で可変とする重畳が可能
となる。そして重畳に当つても２つの画像が重な
り合う点では２倍の明るさに輝やくことがなく自
然の重畳が可能である。さらに利点として、出力
信号をそのままコピー用信号として取出せばハー
ドコピーも容易に取り得ることができる。

【図面の簡単な説明】

第１図は本発明に係るCRTデイスプレイ表示
方式の一実施例構成、第２図は第１図に使用され
ている加算回路部の一実施例回路構成、第３図は
第２図の動作を説明する動作説明図を示してい
る。 図中、１は第１のメモリ、２は第２のメモリ、
３はアドレス制御回路、４は加算回路部、５はテ
レビジヨン信号作成回路、６，７はナンド回路、
８，９はオープンコレクタを有する第１、第２の
ナンド回路、１０ないし１２は抵抗１３，１４は
可変抵抗をそれぞれ表わしている。

Claims (1)

1. 【特許請求の範囲】 １ メモリに格納された２つの相互に独立した画
   像情報を読出し、CRTデイスプレイ装置の表示
   画面に上記２つの相互に独立した画像情報の画像
   を重畳した形態で表示するようにしたCRTデイ
   スプレイ表示方式において、 上記CRTデイスプレイ装置の表示画面に対応
   し上記画像情報の１つを格納する第１のメモリ及
   び他の画像情報を格納する第２のメモリと、 当該第１のメモリ及び第２のメモリをアクセス
   するためのアドレス制御回路と、 第１のメモリ及び第２のメモリからそれぞれ読
   出された画像情報をCRTデイスプレイ装置の表
   示画面で重畳するように加算されると共に、第１
   のメモリに格納された画像情報の画像と第２のメ
   モリに格納された画像情報の画像との輝度差が可
   変となる加算回路部を備え、 該加算回路部は、該加算回路を制御する制御信
   号と第１のメモリから読出された画像情報とを入
   力信号とするナンド回路、上記制御信号と第２の
   メモリから読出された画像情報とを入力信号とす
   るナンド回路、これら２つのナンド回路の出力を
   入力信号とするオープンコレクタを有する第１の
   ナンド回路、上記第２のメモリから読出された画
   像情報が入力されているナンド回路の出力を入力
   信号とするオープンコレクタを有する第２のナン
   ド回路、及びオープンコレクタを有する第１のナ
   ンド回路の出力側には、オープンコレクタを有す
   る第２のナンド回路の出力との間に２画像の輝度
   差を可変とする可変抵抗が接続され、電源の正極
   との間に抵抗が接続され、アースとの間に２画像
   の輝度変調を定める可変抵抗が接続された出力回
   路を備え、 それぞれの画像の間で輝度差を可変とした上で
   CRTデイスプレイ装置の表示画面に第１のメモ
   リに格納された画像情報の画像と第２のメモリに
   格納された画像情報の画像とを重畳するようにし
   たことを特徴とするCRTデイスプレイ表示方式。