JPS6339045A - 誤り検出装置 - Google Patents
誤り検出装置Info
- Publication number
- JPS6339045A JPS6339045A JP61183017A JP18301786A JPS6339045A JP S6339045 A JPS6339045 A JP S6339045A JP 61183017 A JP61183017 A JP 61183017A JP 18301786 A JP18301786 A JP 18301786A JP S6339045 A JPS6339045 A JP S6339045A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- transfer mode
- data
- errors
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000005070 sampling Methods 0.000 abstract description 5
- 240000007320 Pinus strobus Species 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000002224 dissection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、データ転送モードによって比較すべき演算
器が異なる時、比較すべき演算器の値のみ比較部に入力
して比較できるようにした誤り検出装置に関する。
器が異なる時、比較すべき演算器の値のみ比較部に入力
して比較できるようにした誤り検出装置に関する。
第3図は従来の誤り検出装置のブロック構成図で、図に
おいて、1a〜1fはデータの誤りを検出するためデー
タの列を所定の多項式で割ってその剰余を求めるデータ
バス上に設けられた演算器(以下LRCという)、2a
〜2fはストローブ信号によりLRC1a〜1fの内容
をバスにのせるトライステートゲート、3は前記トライ
ステートゲート2a〜2fを接続したバス、4はデータ
転送終了後、クロックに同期してカウントアンプするカ
ウンタ部、6a、6bはバス3にのせられたLRC1a
〜1fの値を一時蓄えておくラッチ、7はENABLE
信号が1の時にラッチ6a、6bが一致しないと“1′
を出方する比較部、8はカウンタ部4の出力によって順
次LRC1a〜1rをラッチ6a、6bにラッチするた
めのストローブとランチ信号を発生するストローブ発生
部、9はカウンタ部4の出力と転送モードによって比較
部の出力が有効か無効がを決定する有効無効決定部であ
る。
おいて、1a〜1fはデータの誤りを検出するためデー
タの列を所定の多項式で割ってその剰余を求めるデータ
バス上に設けられた演算器(以下LRCという)、2a
〜2fはストローブ信号によりLRC1a〜1fの内容
をバスにのせるトライステートゲート、3は前記トライ
ステートゲート2a〜2fを接続したバス、4はデータ
転送終了後、クロックに同期してカウントアンプするカ
ウンタ部、6a、6bはバス3にのせられたLRC1a
〜1fの値を一時蓄えておくラッチ、7はENABLE
信号が1の時にラッチ6a、6bが一致しないと“1′
を出方する比較部、8はカウンタ部4の出力によって順
次LRC1a〜1rをラッチ6a、6bにラッチするた
めのストローブとランチ信号を発生するストローブ発生
部、9はカウンタ部4の出力と転送モードによって比較
部の出力が有効か無効がを決定する有効無効決定部であ
る。
従来の誤り検出装置は前述したように構成されており、
以下にその動作にフいて説明する。
以下にその動作にフいて説明する。
複数のデータ転送を存する場合、各々の転送モードでそ
のデータバスが異なるので、その転送モード終了後に比
較するLRC1a〜1fが各々異なって(る。LRC1
a〜1fを6つ設けた場合の転送モードと比較すべきL
RC1a〜1fの組を示したのが第4図である。以下、
第4図の転送モード1の場合の動作について説明する。
のデータバスが異なるので、その転送モード終了後に比
較するLRC1a〜1fが各々異なって(る。LRC1
a〜1fを6つ設けた場合の転送モードと比較すべきL
RC1a〜1fの組を示したのが第4図である。以下、
第4図の転送モード1の場合の動作について説明する。
第4図の転送モードlの場合、従来の誤り検出装置は第
5図のように動作する。すなわち、データ転送の終了を
示す信号がカウンタ部4に報告されると、まずカウンタ
部4はリセットされ、次にクロックに同期し、16まで
カウントアツプする。
5図のように動作する。すなわち、データ転送の終了を
示す信号がカウンタ部4に報告されると、まずカウンタ
部4はリセットされ、次にクロックに同期し、16まで
カウントアツプする。
ストローブ発生部8は、カウンタ部4の出力により、順
次、トライステートゲート2a〜2fにストローブを、
ラッチ5a、5bにサンプリング信号A、 Bを第5図
に示すように送信し、転送モードに無関係に第4図に示
す8つの組合わせすべてを比較する。一方、有効無効決
定部9は転送モードと、カウンタの出力により、有効と
なるLRCの組み合わせO−1,2−3,3−5のとき
以外は、第5図のEN/D I Sの項のように比較部
の出力を0とする。このようにして、転送モードに応じ
たLRCの比較を行ない、データの誤りを検出する。
次、トライステートゲート2a〜2fにストローブを、
ラッチ5a、5bにサンプリング信号A、 Bを第5図
に示すように送信し、転送モードに無関係に第4図に示
す8つの組合わせすべてを比較する。一方、有効無効決
定部9は転送モードと、カウンタの出力により、有効と
なるLRCの組み合わせO−1,2−3,3−5のとき
以外は、第5図のEN/D I Sの項のように比較部
の出力を0とする。このようにして、転送モードに応じ
たLRCの比較を行ない、データの誤りを検出する。
従来の誤り検出装置では、転送モードにかかわらず、す
べての組合わせのLRCを比較部に入力するため、非効
率的で時間がかかるという問題点があった。
べての組合わせのLRCを比較部に入力するため、非効
率的で時間がかかるという問題点があった。
この発明は、前述のような問題点を解決するためになさ
れたもので、転送モードに応じて必要なLRCのみを比
較部に入力し、効率的に短時間で動作が完了するを得る
ことを目的とする。
れたもので、転送モードに応じて必要なLRCのみを比
較部に入力し、効率的に短時間で動作が完了するを得る
ことを目的とする。
このためこの発明は、転送モードに応じて誤りを検出す
るのに必要なLRC1a〜1fの値のみ比較部7に入力
するピックアップ制御部5を備えたことを特徴とするも
のである。
るのに必要なLRC1a〜1fの値のみ比較部7に入力
するピックアップ制御部5を備えたことを特徴とするも
のである。
この発明におけるピックアップ制御部5は転送モードに
応じて誤りを検出するのに必要なLRC1a〜1fの値
のみ比較部7に入力する。
応じて誤りを検出するのに必要なLRC1a〜1fの値
のみ比較部7に入力する。
ここで比較部7は上記LRC1a〜1fの値のみ比較し
てデータの誤りを検出する。
てデータの誤りを検出する。
第1図はこの発明による誤り検出装置の一実施例の構成
を示す構成ブロック図で、図において、1a〜1fはデ
ータの誤りを検出するためにデータバス上に設けられた
LRC,2a〜2fはストローブ信号によってLRCの
内容をバスにのせるトライステートゲート、3は前記ト
ライステートゲート2a〜2fを接続したバス、4はデ
ータ転送終了と同時にリセットされクロックに同期して
カウントアツプするカウンタ部、6a、6bはバス3に
のせられたLRCl a〜1fを一時的に蓄えてお(ラ
ッチ、7はENABLE信号が1の時にラッチ6aとラ
ッチ6bの内容を比較し、一致しなかった場合のみ“1
′を出力する比較部、5はカウンタ部4と転送モードに
より、その転送モードで比較するLRCを順次読み出し
比較するピックアップ制御部である。
を示す構成ブロック図で、図において、1a〜1fはデ
ータの誤りを検出するためにデータバス上に設けられた
LRC,2a〜2fはストローブ信号によってLRCの
内容をバスにのせるトライステートゲート、3は前記ト
ライステートゲート2a〜2fを接続したバス、4はデ
ータ転送終了と同時にリセットされクロックに同期して
カウントアツプするカウンタ部、6a、6bはバス3に
のせられたLRCl a〜1fを一時的に蓄えてお(ラ
ッチ、7はENABLE信号が1の時にラッチ6aとラ
ッチ6bの内容を比較し、一致しなかった場合のみ“1
′を出力する比較部、5はカウンタ部4と転送モードに
より、その転送モードで比較するLRCを順次読み出し
比較するピックアップ制御部である。
この発明による誤り検出装置は前述したように構成され
ており、以下にその動作について説明する。
ており、以下にその動作について説明する。
複数のデータ転送を有する場合、各々の転送モードでそ
のデータバスが異なるので、転送モード終了後に比較す
べきLRC1a〜1fが各々異なってくる。LRCL
a〜1fを6つ設けた場合の、転送モードと比較すべき
LRC1a〜1fの組の一例を示したのが1.第4図で
ある。以下第4図の転送モード1の場合について、その
動作を説明する。
のデータバスが異なるので、転送モード終了後に比較す
べきLRC1a〜1fが各々異なってくる。LRCL
a〜1fを6つ設けた場合の、転送モードと比較すべき
LRC1a〜1fの組の一例を示したのが1.第4図で
ある。以下第4図の転送モード1の場合について、その
動作を説明する。
第4図の転送モード1の場合、本発明の誤り検出装置は
第2図のように動作する。すなわち、データ転送の終了
を示す信号がカウンタ部4に報告されると、カウンタ部
4はリセットされOとなる。
第2図のように動作する。すなわち、データ転送の終了
を示す信号がカウンタ部4に報告されると、カウンタ部
4はリセットされOとなる。
ピックアップ制御部5はカウンタ部4の出力“0′と転
送モード′l″によって、第2図のようにLRCO(1
a)にストローブを出し、同時にラッチ6aにサンプリ
ング信号を出す。この時点でラッチA6aには、LRC
O(la)が用窓されている。次にクロックによってカ
ウンタ部4が“1゛となると、カウンタ部の出力“1°
と転送モード“1′によって、ピックアップ制御部5
は、第2図のようにLRCI (lb)にストローブ
を出し、同時にラッチB6bにサンプリング信号を出す
。
送モード′l″によって、第2図のようにLRCO(1
a)にストローブを出し、同時にラッチ6aにサンプリ
ング信号を出す。この時点でラッチA6aには、LRC
O(la)が用窓されている。次にクロックによってカ
ウンタ部4が“1゛となると、カウンタ部の出力“1°
と転送モード“1′によって、ピックアップ制御部5
は、第2図のようにLRCI (lb)にストローブ
を出し、同時にラッチB6bにサンプリング信号を出す
。
ここでラッチA6aにLRCO(1a)が、ラッチB6
bにLRClbが用意されたので、比較部7にENAB
LE信号を送出し、比較を行なう。
bにLRClbが用意されたので、比較部7にENAB
LE信号を送出し、比較を行なう。
以上のようにして、まずLRCOとLRClの比較が完
了する。以下同様にして、第2図に従ってピックアップ
制御部5は動作し、転送モード1におけるLRCの比較
は、カウンタが4になった時点で終了する。
了する。以下同様にして、第2図に従ってピックアップ
制御部5は動作し、転送モード1におけるLRCの比較
は、カウンタが4になった時点で終了する。
以上のように、この発明によれば、各転送モードに応じ
て誤りを検出するのに必要な演算器の値のみ上記比較部
に入力するピックアップ制御部を備えたので、短時間で
誤り検出動作を完了でき、全体でより高速に動作するデ
ータ転送制御装置が得られる効果がある。
て誤りを検出するのに必要な演算器の値のみ上記比較部
に入力するピックアップ制御部を備えたので、短時間で
誤り検出動作を完了でき、全体でより高速に動作するデ
ータ転送制御装置が得られる効果がある。
第1図はこの発明の一実施例による誤り検出装置を示す
ブロック構成図、第2図は転送モード1における本発明
の動作を示した図、第3図は従来の誤り検出装置を示す
ブロック構成図、第4図は転送モードと比較する必要の
あるLRCの組を示した図、第5図は転送モードlにお
ける従来の誤り検出装置の動作を示した図である。 1a〜1fはLRC,2a〜2fはトライステートゲー
ト、3はバス、4はカウンタ部、5はピックアップ制御
部、6a、6bはラッチ、7は比較部、8はストローブ
発生部、9は有効無効決定部である。 なお、図中同一符号は同−又は相当部分を示す。
ブロック構成図、第2図は転送モード1における本発明
の動作を示した図、第3図は従来の誤り検出装置を示す
ブロック構成図、第4図は転送モードと比較する必要の
あるLRCの組を示した図、第5図は転送モードlにお
ける従来の誤り検出装置の動作を示した図である。 1a〜1fはLRC,2a〜2fはトライステートゲー
ト、3はバス、4はカウンタ部、5はピックアップ制御
部、6a、6bはラッチ、7は比較部、8はストローブ
発生部、9は有効無効決定部である。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- データの転送が終了した後データの列を所定の多項式で
割った剰余を求める演算器を用いて上記データの転送が
誤りなく行なわれたか否か検出する場合、上記データの
転送モードに応じて上記演算器から出力される値をラッ
チ回路でラッチした後、上記値を比較部で比較する誤り
検出装置において、転送モードに応じて誤りを検出する
のに必要な演算器の値のみ上記比較部に入力するピック
アップ制御部を備えたことを特徴とする誤り検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61183017A JPS6339045A (ja) | 1986-08-04 | 1986-08-04 | 誤り検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61183017A JPS6339045A (ja) | 1986-08-04 | 1986-08-04 | 誤り検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6339045A true JPS6339045A (ja) | 1988-02-19 |
Family
ID=16128278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61183017A Pending JPS6339045A (ja) | 1986-08-04 | 1986-08-04 | 誤り検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6339045A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7455341B2 (en) | 2004-11-30 | 2008-11-25 | Honda Motor Co., Ltd. | Automotive container holding apparatus |
-
1986
- 1986-08-04 JP JP61183017A patent/JPS6339045A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7455341B2 (en) | 2004-11-30 | 2008-11-25 | Honda Motor Co., Ltd. | Automotive container holding apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6339045A (ja) | 誤り検出装置 | |
JP3217993B2 (ja) | パリティチェック回路 | |
JPS5413236A (en) | Bus control system | |
JPS58129859A (ja) | プロセス信号伝送方法 | |
JPH05235905A (ja) | Crc演算装置 | |
SU1124311A1 (ru) | Табличный сумматор по модулю три с коррекцией ошибок | |
SU717757A1 (ru) | Устройство дл сравнени чисел | |
JPS6215664A (ja) | 論理シミユレ−タ | |
JPS5856139B2 (ja) | エラ−検出方式 | |
JP2513888B2 (ja) | マイクロプロセッサ | |
SU1599869A1 (ru) | Измеритель аналоговых сигналов | |
JPS6250935A (ja) | パリテイチエツク回路 | |
JPS61251938A (ja) | エラ−検出装置 | |
JPH0472944A (ja) | 送信制御装置 | |
JPH02101824A (ja) | 巡回冗長検査符号生成装置 | |
JPH02159634A (ja) | データラッチ入出力装置 | |
JPS6076840A (ja) | 状態変化情報伝送方式 | |
JPS6031332A (ja) | デ−タチェック方法 | |
JPS61133467A (ja) | 複合マイクロコンピユ−タにおけるデ−タの取込み方法 | |
JPS63128477A (ja) | 回路変換による検証方式 | |
JPH03106294A (ja) | 遠方監視制御装置 | |
JPS61201520A (ja) | ロ−タリ−エンコ−ダのインタフエ−ス回路 | |
JPH0281251A (ja) | マイクロコンピュータのシリアル・インターフェース | |
JPS5953585B2 (ja) | スキヤンインアウト制御装置 | |
JPS6213139A (ja) | 監視回路 |