SU1599869A1 - Измеритель аналоговых сигналов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  одновременного измерени , запоминани  и анализа различных параметров объекта. Цель изобретени  - расширение области применени . Измеритель содержит блок компараторов 1, регистры с первого по четвертый 2...5, первый блок ключей 6, регистр св зи 7, цифровой компаратор 8, первый мультиплексор 9, преобразователь кодов 10, блок счетчиков 11, блок распределени  12, генератор тактовых импульсов 13, второй мультиплексор 14, шинные формирователи сигналов 15, дешифратор адресов 16, узел начального пуска 17, регистры управлени  18, блок внутренних прерываний 19, второй блок ключей 20, цифроаналоговый преобразователь 21, блок посто нной пам ти 22, формирователь адресов 23, блок пр мого доступа к пам ти 24, блок оперативной пам ти 25, блок св зи 26, блок управлени  27, блок внешних прерываний 28. 7 ил.

Description

оь

О5

о

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  одновременного измерени , запоминани  и анализа различных параметров объекта.

Цель изобретени  - расширение области применени  устройства за счет произвольного пор дка опроса аналоговых сигналов, изменени  спос ба измерени  и обеспечени  прогнозировани  состо ни  объекта контрол . На фиг.1 приведена схема устройства; на фиг.2 - схема блока св зи на фиг.З - схема блока управлени ; на фиг.4 - схема блока пр мого достпа; на фиг.З - схема блока внешних прерываний; на фиг.6 - схема блока внутренних прерьшаний; на фиг.7 - схема блока начального пуска.

На фиг.1 прин ты следующие обозна чени : блок 1 компараторов; регистры с первого по четвертый 2-5 (в соответствии с количеством каналов); пер Вый блок ключей 6; регистры 7 св зи с блоком распределени  и анализа данных; цифровой компаратор 8, первый мультиплексор 9; преобразователь 10 кодов сигнала в двенадцатиразр дный код; блок счетчиков 11; блок 12 распределени  и анализа данных; генератор .13 тактовых импульсов; второй мультиплексор 14; шинные формирователи 15 сигналов; дешифратор 16 адресов; узел 17 начального пуска; регистры 18 управлени ; блок 19 внутренних прерываний; второй блок 20 ключей, цифроаналоговый преобразователь (ЦАП) 2t; блок 22 посто нной пам ти констант и программ, формирователь 23 адресов; блок 24 пр мого доступа к пам ти; блок 25 оперативной пам ти данных,- блок 26 св зи с. ЭВМ; блок 27 управлени j блок 28 внешних прерьшаний.

На фиг.2 прин ты следующие обозначени : первые двухнаправленные шинные усилители 29; управл ющий узел 30 посто нной пам ти; элемент 31 задержки; элемент И 32; с первого по четвертый буферные усилитехш 33-36, вторые двунаправленные шинные усилители 37.

На фиг.З прин ты следующие обозначени : двунаправленный шинный усилитель 38; узел 39 св зи; дешифратор 40 адреса; регистр 41 защелкаj узел 42 управл ющей пам ти; с первого по третий элементы ИЛИ 43-45; элемент

,,. .-

55

30

35

40

45

0

И 46; буферный усилитель 47; элемент 48 задержки.

На фиг.4 прин ты следующие обозначени : элемент И 49} первый усилитель инвертор 50; первый элемент И 51; второй усилитель инвертор 52; второй элемент И 53; триггер 54.

На фиг.5 прин ты следующие обозначени : первый триггер 55; узел 56 пам ти векторов прерываний; второй триггер 57; элемент ИЛИ 58; с первого и третий элементы И 59-61.

На фиг.6 прин ты следующие обозначени : узел 62 векторов прерывани , элемент ИЛИ 63; первый триггер 64; первый и второй элементы И 65, 66; второй триггер 67; третий и четвертый элементы И 68, 69.

На фиг.7 прин ты следующие обозначени : задатчик 70 сигналов начального пуска; элемент И 71.

Устройство работает следующим образом .

Измеренные сигналы поступают на блок 1 компараторов. Количество компараторов соответствует необходимому количеству измер емых каналов. Блок 1 компараторов в данной реализации состоит из четырех секций по 16 двухканальных компараторов в каждой . Таким образом, данный блок позвол ет анализировать 128 аналоговых сигналов.

Так как двухканальный компаратор, состоит из двух отдельных компараторов с одним общим выходом и лини ми (сигналами) стробировани , то дл  выбора одной или другой группы компараторов одноименные линии стробировани  всех компараторов отдел ютс  И подсоедин ютс  к соответствующим . лини м выбора блока регистров 18 управлени  (селекции адресов).

К выходу блока компараторов 1 подключены четыре блока 2-5 входных ре- гистров, в которых при необходимости фиксируетс  состо ние компараторов блока 1. Регистры блоков имеют выходы с третьим состо нием, что позвол ет объединить их в одну шестнадцатиразр дную шину данных.

Блок ключей 6 передает данные с шины, полученной объединением выходов блоков регистров 2-5, на шину данных центрального процессора системы . Дл  передачи состо ни  компараторов той или иной секции в блок 12 распределени  и анализа данных с попе II

имею- 11

половине

состо нием t

мощью блока 16 селекции адресов од- новременно -инициируетс  один из бло . ков регистров 2-5 и первый ключ 6,

С шины данньпс блоков 2-5 информаци  постзшает также на вход-блока цифрового компаратора 8, который анализирует состо ние одной из секций компараторов. Данный блок состоит из двух микросхем ПЗУ, на адресные входы которых подаютс  16 выходных I сигналов выбранной секции входных компараторов, а .информаци  в зтих микросхемах задгита так, что при этом на их выходы в зависимости от режима работы по вл ютс  коды количества сработавших в данной групкомпараторов , а также код номера старшего сработавшего компаратора что необходимо в некоторых процедурах контрол  объекта. Режим работы компаратора 8 задаетс  с помощью двух линий (ПР и - Режим), которые соединены с блоком регистров 18 управлени .

С выходов микросхем ППЗУ блока 8 данные (результат анализа блока 8) поступают в регистр 7 св зи, щий выходы с трет подключенные к мпадшей шины данных блока 12. Таким образом , дл  ввода анализа состо ни  требуемой секции входных компараторов блок 12 с помощью дешифратора 16 адресов инициирует одновременно регистр 7 св зи и один из входных регистров 2-5. Применение блоков 7 и 8 позвол ет аппаратно оценить состо ние входных сигналов, что в некоторы процедурах дает существенный выигрьж во времени по сравнению с полностью программной оценкой состо ни  входов

С шины данных блоков 2-5 данные подаютс  также на входы мультиплексора 9 (16-1). С его помощью осуществл етс  коммутаци  одного из компараторов в одной их (нужной) секции на вход преобразовател  10 сигнала в двенадцатиразр дный код. Это необходимо в процедуре измерени  значени  аналогового сигнала. На адресные входы мультиплексора подаетс  код номера измер емого канала из блоков регистра 18 управлени .

Преобразователь 10 осуществл ет преобразование кода величины аналогового сигнала в предварительно выбранном канале (с помощью регистров 2-5) и мультиплексора 9 в цифровой

o

5

0

5

0

5

0

5

0

5

д-венадцатиразр дный двоичный код. Управл етс  преобразователь с помощью двух линий Пуск и Цикп.н. от, блоков регистра 18 управлени . Импульс на линии Пуск допускает процесс преобразовани , а сигнал низкого уровн  на лишда Цикл.н. разрешает циклическое повторение преобразовани , что необхсрдимо в процедуре контрол  с переопросом. Дл  нормальной работы преобразовател  10 на его вход G от генератора 13 тактовых импульсов подаетс  синхронизирующа  последовательность импульсов .

Аналого-цифровое преобразование осуществл ют с помощью цифроаналого- вого преобразовател  21, на вход ко- торого цифровой код от преобра-зова- тел  10 поступает через мультиплексор 14 (12 X ()). Мультиплексор 14, через который осуществл етс  св зь ЦАП 21 с выходом преобразовател  10 в режиме измерени  аналогового сигнала i-ro канала, кроме того, служит дл  коммутации выходов блока счетчиков 11 на вход блока ЦАП 21, а также на вход второго ключа 20. Управл етс  мультиплексор одной линией от регистров 18 управлени . В зависимости от уровн  на этой линии он соедин ет блоки 20-21 или с РПП 10, или с блоком счетчиков 11.

Буферный усилитель при необходимости соедин ет через мультиплексор 14, выход преобразовател  10 с входом блока счетчиков 11. Это требуетс  в процедуре измерени  величины сигнала в нескольких каналах последовательно . В этом случае блок счетчиков 11 используетс  как буферный регистр дл  временного хранени  результата измерени  в i-ом канале, пока блок 12 через шинные формирователи 15 сигналов не считает значение i-ro канала. Преобразователь 10 в это врем  зан т преобразованием следующего i+1 канала.

Блок счетчиков 11 кроме указанной (вспомогательной) функции, вы-- полн ет также; роль буферного регистра передачи данных из блока 12 в блок ЦАП 21 (через блок шинных преобразователей 15 на вход блока счетчиков 11, ас его выхода - через мультиплексор 14 на вход ЦАП 21),Это дает возможность непосредственно блоку 12 формировать опорное напр жение на входах компараторов и аналзировать состо ние входных сигналов последовательно ввод  данные из регистров 2-5. Блок счетчиков 11 позвл ет проводить измерительные процедуры по одному или нескольким каналам с использованием принципа развертывающего уравновешивани . В этом случае блок 12 через регистры управлени  18 св зывает блок счетчиков 11 с ЦАП 21 (соответственно переключа  мультиплексор 14) и начинает периодический ввод и анализ данных с нужной группы компараторов, В этом режиме дешифратор 16 адресов кроме инициализации ввода с компараторов инкрементирует (или декремент рует) содержимое блока счетчиков 11 т.е. при каждом обращении к входным регистрам автоматически на один шаг дискретизации мен етс  напр жение на опорных входах компараторов. Таким образом, происходит сканировани по диапазону напр жений с целью из- мерени  значений одного или нескольких каналов.

Шинные формирователи 15 сигналов необходимы дл  непосредственной загрузки числовых значений с шины дан- ных центрального процессора в блок счетчиков 11 перед началом процедуры допускового контрол  или измерени  по принципу развертывающего уравновешивани . Кроме того, шин- ные формирователи 15 сигналов после окончани  данных процедур позвол ют ввести данные с выходов блока счетчиков в блок 12.

Блок 12 распределени  и анализа данных служит дл  управлени  измерительными и контролирующими процедурами , а также дл  обработки информации , полученной в результате проведени  этих процедур. Кроме того, блок 12 преобразует полученную информацию в формат, удобный дл  обработки в ЭВМ высокого уровн  и поддерживает протокол обмена с ней данными. автономном режиме блок 12 с помощью имеющихс  соответствующих блоков может управл ть различным регистрирующим и исполнительным оборудованием. Блок состоит из 16-разр дного микропроцессора , триггеров временной кор- рекции входньпс сигналов управлени  и цепей сброса и аварии питани . Токовые импульсы частотой 4,75 МГц поступают из генератора 13 тактовых

импульсов. Генератор тактовых импульсов 13 состоит из задающего генератора , делителей на 2, делител  на 2 и 4. Он служит дл  формировани  па- рафазных тактовых импульсов дл  блока 12, а также дл  синхронизации регистра последовательного приближени  .

Регистры 18 управлени  служит дл  задани  режимов функционировани  устройства. После запуска блок 12 закладывает в эти регистры данные, разрешающие работу одних и запрещающие функционирование других блоков устройства . Если в процессе вьтолнени  программы контрол  возникает необходимость изменить режим работу всего устройства, то блок 12 модифицирует содержимое блока регистров 18, загружа  в них новые данные. Данньй блок осуществл ет следующие управл ющие действи : инициирует прерывани  внешней ЭВМ через блок 28 (блок внешних прерываний) с указанием адреса-вектора; разрешает или запрещает работу блока 19 внутренних прерываний; раз- рещает два вида радиальных прерываний блока 12, разрешает работу блока 24 пр мого доступа к пам ти; выбирает нужную группу входных компараторов 1 с помощью внешних линий стро- бировани , управл ет работой мультиплексора 14, преобразовател  10 и цифрового компаратора.

Влок 19 внутренних прерываний предназначен дл  экстренного изменени  прбграммы функционировани  устройства по сигналу от внешней ЭВМ (через блок 27 управлени ) или от других внешних устройств.

При поступлении одного из восьми сигналов внутреннего прерывани  блок 19 внутреннего прерывани  запрашивает блок 12 и, в случае разрешени  работы схемы и данного вида прерываний , он подтверждает запрос и по шине адреса данньк вводит из этой схемы адрес-вектор программы обработки данного прерывани . После ее выполнени  центральный процессор продолжает выполнение прерванной программы.

Блок 22 посто нной пам ти констант и программ содержит две БИС РПЗУ с общей максимальной емкостью 16 К. Данный блок  вл етс  пам тью программ и констант блока 12, Блок 24 пр мого доступа к пам ти служит дл 

обеспечени  св зи данного устройства с внешней ЭВМ, котора  через блок 27 управлени  загружает начальный адрес области пам ти устройства, затем с помощью блока 24 пр мого доступа к пам ти захватьшает шину адреса данных всего устройства (блок 12 в это врем  отключаетс  от шины) и, генериру  необходимые сигналы управлени  вводит или выводит из заданной области пам ти устройства блок данных длиной максимум.512 байт. При этом счетчики формировател  23 адресов автоматически инкрементируютс  при каждом обращении к пам ти устройства

Блок 24 пр мого доступа служит дл  генерации запроса шины (режима пр мого доступа) блока 12 на основании сигналов внешней ЭВМ, поданных ею через блок 27 управлени  и блок 26 св зи

Блок 25 оперативной пам ти содержит два БИС ОЗУ с максимальной общей емкостью 4 К. Данный блок  вл етс  пам тью данных блока 12. Кроме того , возможен режим, когда внешн   ЭВМ по каналу пр мого доступа загружает в ОЗУ программу, которой нет в ПЗУ (в силу его ограниченного объема или редкости использовани  данной процедуры) и дает команду через блок 27 управлени  и узел 17 начального пуска на выполнение загружён-- ной программы.

Блок 26 св зи св зьшает канал внешней ЭВМ с внутренней шиной адреса данных управлени  да.нного устройства . Кроме шинных формирователей сигналов и двунаправленных усилителей информационных сигналов блок содержит такие ППЗУ управлени  или на основе сигналов блока 12 и внеш- ней ьикроЭВМ.

Блок 27 управлени  необходим дл  управлени  данным устройством извне, например внешней ЭВМ. Фактически этот блок  вл етс  периферийным устройством, подключаемым к шине внешней ЭВМ. Занос  в него определенные данные, ЭВМ может инициировать режим пр мого доступа к пам ти устройства , прервать вьтолнение внутренней программы устройства с цепью оперативного изменени  режима работы; ввести новую процедуру функционировани  и подать команду на ее вьтолнение.. Дп  того, чтобы оперативно сообщить внешней ЭВМ о какомлибо событии Б объекте контрол  имеетс  блок 28 внешних прерываний, с помощью которого блок 12 может запросить внешнюю ЭВМ о представлении прерывани  по одному из восьми векторов . ФунК1щонирование указанных блоков зависит от конкретного алгоритма процедуры контрол .

Устройство объедин ет в себе преимущества измерительно-вычислительных комплексов, имеющихс  в составе ЭВМ, и быстродействующих измерителей , работающих по принципу .коллек5 тинного развертьшающего уравновешивани . Така  структура дает возможность проводить оперативный анализ ситуации, стыку сь с внешней ЭВМ не тер ть достоверность и точность контрол , одновременно провод  обработку большого объема данных, т.е. перейти к эксплуатахщи интеллектуальных гибких измерителей в составе мощного двух- и многоуровневых ди5 агностического и (или) управл ющего комплекса. Структура устройства позвол ет измен ть программно и сам способ измерени . Современна  элементна  база позвол ет сделать дан0 ный измеритель портативным, включить в состав бортового оборудовани . В случае портативного исполнени  результаты могут одновременно записыватьс  в. ОЗУ с последукщей обработкой. В

с данной реализации габариты платы измерител : 285x250 мм.

Применение устройства позвол ет повысить точность контрол  за счет изменени  стратегии контрол  и диаг0 ностировани  в соответствии с текущей информацией о состо нии объекта контрол . Возможно прогнозирование этого состо ни  с последующим изме- опроса наиболее опасS

0

5

нением частоты ных параметров. Вьшолнение функций интеллектуального анализатора состо ни , способного прогнозировать ситуацию и соответственно измен ть свой алгоритм поведени ,дает возможность использовать данное устройство .в системах контрол  и управлени  широким классом объектов.

Формулам зобретени 

Измеритель аналоговых сигналов, содерзкащий регистры по числу входов данных устройства, генератор тактовых импульсов, блок компараторов, ;.

11

цифроаналоговый преобразователь,вы- .ход цифроаналогового преобразовател соединен с одним информационным входом блока компараторов, другие ин- формационные входы которого  вл ютс входами данных измерител , отличающийс  тем, что, с целью расширени  области применени  измерител  в него введены первый буферный усилитель, регистр св зи с блоком распределени  и анализа данных, цифровой компаратор, первьш мультиплексор , преобразователь кода сигнала в двенадцатиразр дный код, блок счетчиков, блок распределени  и анализа данных, второй мультиплексор, шинные формирователи сигналов, деширатор адресов, узел начального пуска , регистры управлени , блок внутренних прерываний, второй буферный усилитель, блок посто нной пам ти констант и программ, формирователь адресов, блок пр мого доступа к памти , блок оперативной пам ти данных, блок св зи с ЭВМ, блок управлени , блок внешних прерываний, выходы результата сравнени  блока компараторов соединены с информационными входами соответствующих регистров, стр бирующие входы первого, второго,третьего и четвертого регистров соединены соответственно с выходами дешифратора адресов, с первого по четвертый входы синхронизации регистров соединены с первым выходом генератора тактовых импульсов, вьпсоды ргистров соединены с входами данных первого буферного усилител , цифрового компаратора и первого мультиплексора , стробирующий вход первого блока ключей соединен с п тым выходом дешифратора адресов, вькоды данных первого блока ключей и регистра св зи соединены с входами данных дешифратора адресов, блока посто нной пам ти констант и программ, блока оперативной пам ти данных, адресные входы регистров управлени  и шинных формирователей сигналов соединены с шестым выходом дешифратора адресов, информационный вход регистра св зи соединен с выходом цифро- вого компаратора, стробирующий вход регистра св зи - с управл ющим стро бированием регистра св зи, выходом блока распределени  и анализа инфор мации, а вход управлени  режима цифрового компаратора - с выходом уп

12

o

5

5

0

равлени  цифровым компаратором регистров управлени , выход первого мультиплексора соединен с входом данных преобразовател  кодов, синхро- входом соединенного с первым выходом генератора тактовых импульсов, первым выходом данных - с первым входом данных второго мультиплексора, вторым выходом данных - с входом данных блока распределени  и анализа данных, второй вход данных второго мультиплексора соединен с информационным выходом блока счетчиков, адресный вход второго мультиплексора соединен с первым адресным выходом регистров управлени , а выход - с входом данных второго блока ключей, вход стро- бировани  которого соединен с выхо- 0 дом стробировани  дешифратора адресов , а выход - с первым входом данных блока счетчиков, к которому подсоединен первьй информационный шина- ных формирователей сигналов, первый вход данных шинных формирователей сигналов соединен с информационным выходом блока счетчиков, второй вход данных блока шинных формирователей соединен с выходом данных дешифратора адресов, управл юп(ий переключением вход шинных формирователей сигналов соединен с одним выходом блока внутренних прерываний, другими выходами соединенного с шиной управлени  блока распределени  и анализа данных, первые информационные выходы лервого блока ключей и блока св зи, выходы блоков оперативной и посто нной пам ти, управл ющие выходы узла начального пуска и управл ющий вход дешифратора адресов вторые информационные выходы шинных формирователей сигналов соединены соответствующими информационными входами регистра управлени , дешифратора адресов, вторым входом данных блока оперативной пам ти данных, первыми информационными входами блока св зи, информационный выход дешифратора адресов соединен с информационным входом блока распределени  и анализа данных, первый адресный выход дешифратора адресов соединен с вторым входом данных блока счетчиков, второй адресный выход - с адресными входами блока посто нной пам ти констант и программ и блока оперативной пам ти данных , второй выход генератора тактовых импульсов соединен с синхровхо5

0

5

0

13

дом блока распределени  и анализа данных, первый выход управлени  доступом к пам ти блока распределени  и анализа данных соединен с входом включени  пр мого доступа блока управлени , второй выход управлени  доступом к пам ти блока распределени  и анализа данных соединен со стартовым входом блока пр мого дост па к пам ти, а вход данных - с первым выходом данных блока пр мого доступа пам ти, стробирующий выход - со стробирующими входами регистров управлени , вход управлени  прерыванием - с соответствующим управл ющи выходом регистров упр авлени , а выход управлени  начальным пуском - с первым входом выборки узла начального пуска, второй вход выборки узла начального пуска соединен со стартовым выходом регистров управлени , адресный вход - с адресным выходом блока управлени , выход - с информационно-адресной шиной блока оперативной пам ти, дешифратора адресов , регистров управлени , шинных формирователей сигналон,стартовый вход блока внутренних прерываний соединен с разрешающим выходом блок . управлени , а установочный вход - с установочным выходом регистров управлени , вход данных цифроанало- гового преобразовател  соединен с выходом второго мультиплексора, вы- хо данных блока посто нной пам ти констант и программ соединен с информационными входами регистров уп- . равлени , с вторым входом данных бло- ка шинных формирователей сигналов и с первым информационным входом блока св зи с ЭВМ, второй адресный вход блока оперативной пам ти данны соединен с первым выходом данных блока св зи с ЭВМ, с выходами форми

15

20

- д а 30 jj j 40 х 25

А

ровател  адресов и узла начального пуска, с соответствующим выходом щи- ны управлени  блока распределени  и анализа данньпс, выходом блока внутренних прерываний и управл ющим выходом шинных формирователей сигнала , стартовый :вход- формировател  адресов соединен с выходом запуска блока св зи, а счетньш вход - со счетным выходом блока управлени , вторые адресные выходы регистров управлени  соединены с адресным входом узла внешних прерываний, выход уведомлени  о запросе ЭВМ блока пр мого доступа соединен с входом уведомлени  о пр мом доступе к-пам ти (ГЩП) блока св зи, а вход уведомлени  о ДДП блока пр мого доступа - с выходом, уведомлени  о ПДП блока управлени , выход разрешени  прерьгоа- ни  блока внешних прерываний соединен с разрешени  прерывани  блока св зи с ЭВМ, а вход запроса прерывани  - с соответствующим выходом блока св зи с ЭВМ, выход установки которого подключен к входу установки блока внешних прерываний, входы адреса прерывани  и выходы дл  подключени  к внешней ЭВМ  вл ютс  соответствующими выходами многоканального измерител  и подключены к одноименным входам блока внешних прерьгаа- ний, выходами вектора прерьшаний подключенного к одноименным входам блока управлени , третьи адресные выходы регистров управлени  подключены к адресным входам мультиплексора, первый и второй стробирующие выходы - к входу выбора группы компараторов блока компараторов и к стартовому входу преобразовател  кодов соответственно , вход-выход блока управлени  соединен с входом-выходом блока св зи с ЭВМ.

Канал ЭВМ (кЭВМ)

Фие. 2

ВСБР,.9ч

8 СВР. В У ffSff.Z$ БВЛ

В ff.23 Б.Ф.А. /К

УИШУ

38

В e/i 26

Вмеие. Пр.

ИЗ ff. 26

Адр.н.п /f

Bf.n

ТРВ

пв

f.

2it

ViR 12.3 -rВ .13 P. ПР

Bffi.25

К ЭВМ

Ll-±l

Фие.З

...,.BJ.B2.e3 J ЛУ.

В SA. 26 Б.С

РАЭР. пр. ИзУл.27

е.у.

Фиъ. 5

ФигЛ

д

.

27 Б. У.

BffA.26 б. С.

«

VIK J,

H3ff/i,27 Б.У,

Р В.ПР

I 18

p.y.

Аи0Ф- А1)Г5.

Фиг,. 6

Claims (1)

1. Измеритель аналоговых сигналов, содержащий регистры по числу входов данных устройства, генератор тактовых импульсов, блок компараторов, ;

   11 1599869 12 цифроаналоговый преобразователь,вы.ход цифроаналогового преобразователя соединен с одним информационным входом блока компараторов, другие информационные входы которого являются входами данных измерителя, отличающийся тем, что, с целью расширения области применения измерителя , в него введены первый буферный усилитель, регистр связи с блоком распределения и анализа данных, цифровой компаратор, первый мультиплексор, преобразователь кода сигнала в двенадцатиразрядный код, блок счетчиков, блок распределения и анализа данных, второй мультиплексор, шинные формирователи сигналов, дешифратор адресов, узел начального пуска, регистры управления, блок внутренних прерываний, второй буферный усилитель, блок постоянной памяти констант и программ, формирователь адресов, блок прямого доступа к памяти, блок оперативной памяти данных, блок связи с ЭВМ, блок управления, блок внешних прерываний, выходы результата сравнения блока компараторов соединены с информационными входами соответствующих регистров, стробирующие входы первого, второго,третьего и четвертого регистров соединены соответственно с выходами дешифратора адресов, с первого по четвертый входы синхронизации регистров соединены с первым выходом генератора тактовых импульсов, выходы регистров соединены с входами данных первого буферного усилителя, цифрового компаратора и первого мультиплексора, стробирующий вход первого блока ключей соединен с пятым выходом дешифратора адресов, выходы данных первого блока ключей и регистра связи соединены с входами данных дешифратора адресов, блока постоянной памяти констант и программ, блока оперативной памяти данных, адресные входы регистров управления и шинных формирователей сигналов соединены с шестым выходом дешифратора адресов, информационный вход регистра связи соединен с выходом цифрового компаратора, стробирующий вход регистра связи - с управляющим стробированием регистра связи, выходом блока распределения и анапйза инфорт мадии, а вход управления режима циф равления цифровым компаратором регистров управления, выход первого мультиплексора соединен с входом данных преобразователя кодов, синхро5 входом соединенного с первым выходом генератора тактовых импульсов, первым выходом данных - с первым входом данных второго мультиплексора, вто10 рым выходом данных - с входом данных блока распределения и анализа данных, второй вход данных второго мультиплексора соединен с информационным выходом блока счетчиков, адресный вход второго мультиплексора соединен с первым адресным выходом регистров управления, а выход - с входом данных второго блока ключей, вход стробирования которого соединен с выхо20 дом стробирования дешифратора адресов, а выход - с первым входом данных блока счетчиков, к которому подсоединен первый информационный вы^од шинаных формирователей сигналов, первый 25 вход данных шинных формирователей сигналов соединен с информационным выходом блока счетчиков, второй вход данных блока шинных формирователей соединен с выходом данных дешифрато30 Р^а адресов, управляющий переключением вход шинных формирователей сигналов соединен с одним выходом блока внутренних прерываний, другими выходами соединенного с шиной управле35 ния блока распределения и анализа данных, первые информационные выходы первого блока ключей и блока связи, выходы блоков оперативной и постоянной памяти, управляющие выходы узла 4Q начального пуска и управляющий вход дешифратора адресов, вторые информационные выходы шинных формирователей сигналов соединены соответствующими информационными входами регистра уп45 равления, дешифратора адресов, вторым входом данных блока оперативной памяти данных, первыми информационными входами блока связи, информационный выход дешифратора адресов 5Q соединен с информационным входом блока распределения и анализа данных, первый адресный выход дешифратора адресов соединен с вторым входом данных блока счетчйков, второй адрес55 ный выход - с адресными входами блока постоянной памяти констант и программ и блока оперативной памяти данных, второй выход генератора такто рового компаратора - с выходом уп вых импульсов соединен с синхровхо13 1599869 дом блока распределения и анализа данных, первый выход управления доступом к памяти блока распределения и анализа данных соединен с входом включения прямого доступа блока управления, второй выход управления доступом к памяти блока распределения и анализа данных соединен со стартовым входом блока прямого доступа к памяти, а вход данных - с первым выходом данных блока прямого доступа памяти, стробирующий выход со стробирующими входами регистров управления, вход управления прерыванием - с соответствующим управляющим выходом регистров управления, а выход управления начальным пуском - с первым входом выборки узла начального пуска, второй вход выборки узла начального пуска соединен со стартовым выходом регистров управления, а адресный вход - с адресным выходом блока управления, выход - с информационно-адресной шиной блока оперативной памяти, дешифратора адресов, регистров управления, шинных формирователей сигналов,стартовый вход блока внутренних прерываний соединен с разрешающйм выходом блока управления, а установочный вход - с установочным выходом регистров управления, вход данных цифроаналогового преобразователя соединен с выходом второго мультиплексора, выхо данных блока постоянной памяти констант и программ соединен с информационными входами регистров управления , с вторым входом данных бло- j ка шинных формирователей сигналов и с первым информационным входом блока связи с ЭВМ, второй адресный вход блока оперативной памяти данных соединен с первым выходом данных блока связи с ЭВМ, с выходами форми рователя адресов и узла начального пуска, с соответствующим выходом шины управления блока распределения и анализа данных, выходом блока вну5 тренних прерываний и управляющим выходом шинных формирователей сигнала, стартовый вход· формирователя адресов соединен с выходом запуска Ιθ блока связи, а счетный вход - со счетным выходом блока управления, вторые адресные выходы регистров управления соединены с адресным входом узла внешних прерываний, выход уве15 домления о запросе ЭВМ блока прямого доступа соединен с входом уведомления о прямом доступе к-памяти (ПДП) блока связи, а вход уведомления о ПДП блока прямого доступа - с 20 выходом, уведомления о ПДП блока управления, выход разрешения прерывания блока внешних прерываний соединен с разрешения прерывания блока связи с ЭВМ, а вход запроса прерыва25 ния - с соответствующим выходом блока связи с ЭВМ, выход установки которого подключен к входу установки блока внешних прерываний, входы адреса прерывания и выходы для под30 ключения к внешней ЭВМ являются соответствующими выходами многоканального измерителя и подключены к одноименным входам блока внешних прерываний, выходами вектора прерываний под35 ключенного к одноименным входам блока управления, третьи адресные выходы регистров управления подключены к адресным входам мультиплексора, первый и второй стробирующие выходы 40 к входу выбора группы компараторов блока компараторов и к стартовому входу преобразователя кодов соответственно, вход-выход блока управления соединен с входом-выходом блока связи с ЭВМ.