JPS6337499B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体チツプのボンデイングパツド等
の微小パターンの位置検出を迅速に、且つ高精度
に行ない得る位置検出装置に関する。

近時、半導体集積回路の高集積化が進み、半導
体チツプの縮小化に伴つて微小面積（25μm□）
のボンデイングパツドを上記チツプの周縁部に相
互に近接させて配置するようになつている。

この為、上記ボンデイングパツドに金細線リー
ドをボンデイングする場合、上記パツドの位置検
出を高精度に行なつて、パツドのはみ出しによる
素子破壊を未然に防ぐことが要求されている。と
ころが、目標パツドを迅速に検出するには広視野
の半導体チツプ像を得る必要があり、しかも上記
目標パツドの位置を高精度に検出するには分解能
の高い像を得ることが必要である為、検出に要す
る信号処理および装置構成が相当複雑化すると云
う問題を招いた。例えば像の分解能を高める為に
は絵素密度を高めなければならないので、信号処
理に要求されるメモリ容量が膨大なものとなつ
た。しかもその信号処理に長時間を要し、迅速性
が失われた。

本発明は上記事情を考慮してなされたもので、
その目的とするところは、微小パターンの位置検
出を迅速に、且つ高精度に行なうことのできる簡
易な構成で実用性に優れた位置検出装置を提供す
ることにある。

本発明の概要は、限られた容量のメモリを有効
に利用して、粗い絵素密度の広視野領域の像パタ
ーンを得て目標パターンの概略位置を求め、しか
るのち上記目標パターンを含む狭視野領域の像パ
ターンの高い絵素密度で求めて上記目標パターン
の高精度な位置検出を可能としたものであり、且
つ上記視野領域とこれに対応した絵素密度の設定
を、半導体チツプの像を撮像する撮像装置の映像
信号のゲーテイング処理によつて簡易に行なうこ
とによつて、処理時間の短縮化と装置構成の簡易
化を図つたものである。

以下、図面を参照して本発明の一実施例につき
説明する。

第１図は本装置の概略構成を示す模式図で、１
は位置検出に供される半導体チツプである。

この半導体チツプ１は、ICパツケージ２上に
マウントされ、同パツケージ２の電極端子にボン
デイングリードによつて接続されるものであり、
このボンデイング接続に際して上記半導体チツプ
１、およびこの半導体チツプ１に設けられたボン
デイングパツド等の微小パターンの位置検出が行
なわれる。しかして上記半導体チツプ１には撮像
装置３の光学鏡筒が対向配置され、同鏡筒内に設
けられた光源３ａの発する光がハーフミラー３
ｂ、対物レンズ３ｃを介して半導体チツプ１に照
明されている。この照明光による半導体チツプ１
の反射光像、つまり半導体チツプ１の像は、前記
対物レンズ３ｃを介して撮像装置３内に導かれ、
同装置３に内蔵された固体撮像器４の撮像面に結
像されている。この撮像器４は、例えば２次元配
列された100×100絵素を構成する複数の光電変換
素子からなるもので、前記像の絵素毎に像レベル
に対応して光電変換した出力を得、これを順次走
査して時系列な映像信号を得ている。ゲート制御
回路５の制御を受けてサンプリング動作するＡ／
Ｄ変換器６は、上記制御によるサンプリングタイ
ミングに従つて前記映像信号を所定の量子化精度
でデジタル化している。このデジタル化された映
像信号がマイクロコンピユータ等からなる計算機
７に導入され、同計算機７の制御を受けてメモリ
８に書き込まれている。またこの計算機７は所定
のプログラムに従つて前記ゲート制御回路５に制
御指令を与えたり、更にはメモリ８に記憶された
像信号から目標パターンの位置検出処理を行なつ
たりするのである。

ところで前記ゲート制御回路５は次のようにし
て撮像装置３によつて得られた映像信号のゲーテ
イング制御、つまり選択的抽出制御を行なつてい
る。即ち、ゲート制御回路５は、計算機７の制御
指令を受けて、映像信号が構成するチツプ像の選
択的抽出視野領域およびこの視野領域に応じた像
の絵素密度の設定を行ない、撮像装置３から与え
られる映像信号の同期信号（水平同期Hsync，垂
直同期Vsync）に同期して前記Ａ／Ｄ変換器６に
よる変換動作タイミングを制御している。例えば
撮像装置３によつて撮像入力されたパターン像が
第２図中Ａの如く示される場合、ゲート制御回路
５は上記像Ａの水平および垂直方向に対してH₁，
H₂，H₃，V₁，V₂，V₃の如きゲーテイング信号
を与えて信号抽出を行なわしめる。尚、これらの
ゲーテイング信号の像抽出タイミングは太線で示
してある。つまり、ゲーテイング信号V₁，H₁で
示されるように、パターン像Ａの全領域に亘つて
像抽出が行なわれる場合、像抽出タイミングは数
絵素毎に間引いて設定され、従つて絵素密度が低
い状態にて上記パターン像Ａの抽出が行なわれる
ことになる。またゲーテイング信号V₂，H₂ある
いはV₃，H₃で示されるように、特定の時間帯域
にのみ連続した像抽出制御がなされた場合には、
Ａ／Ｄ変換器６のサンプリング特性に従つた高い
絵素密度での像抽出がパターン像Ａに対して局部
的に行なわれることになる。また水平方向および
垂直方向の選択的抽出の総絵素数は、例えば50絵
素とそれぞれ定められており、従つてＡ／Ｄ変換
器６にてデジタル化され、計算機７よりメモリ８
に書き込まれる像信号は、像領域の広さ、および
その位置に拘らず50×50絵素から構成されたもの
となる。故にメモリ８には、広い像範囲のパター
ン像が低い絵素密度で、あるいは狭い像範囲のパ
ターン像が高い絵素密度で、換言すれば緻密な情
報として書込まれることになる。そして、上記広
い像範囲のパターン像から、所望検出領域の概略
的な位置検出が行なわれ、この検出結果に基づい
て所望とする検出パターンが含まれる狭い像範囲
の設定がなされ、この像範囲のパターン像が上述
したように高い絵素密度で抽出されることにな
る。この高密度で狭い像範囲のパターン像に従つ
て目標パターンの高精度な位置検出が行なわれる
のである。

さて、このようなゲーテイング制御を行なうゲ
ート制御回路５は例えば第３図に示す如く構成さ
れる。カウンタ１１はクロツク発生器１２からの
クロツク信号を入力して歩進動作し、撮像装置３
が出力する映像信号の絵素周期に対応して計数値
出力をROMで構成される水平ゲート信号発生回
路１３に与えている。またこのカウンタ１１は水
平同期信号Hsyncを受けてリセツト動作するもの
であり、従つて映像信号の一水平走査に対応した
計数動作を行なう。一方、垂直同期信号Vsyncに
よつてリセツトされるカウンタ１４は水平同期信
号Hsyncを入力して歩進動作し、その計数値出力
（水平走査線数に相当する）をROMにより構成
された垂直ゲート信号発生回路１５に与えてい
る。これらのゲート信号発生回路１３，１５は計
算機７から与えられる制御信号に従つて前記各カ
ウンタ１１，１４の計数値によつて指定されるア
ドレスのエリアを可変設定するものであり、前述
した抽出像範囲に従つたゲーテイング信号H₁，
H₂，H₃あるいはV₁，V₂，V₃をそれぞれ選択的
に出力する。

これらのゲーテイング信号Ｖ，Ｈは前記クロツ
ク発生器１２からのクロツク信号と共にアンド回
路１６に入力され、論理積処理されてゲート信号
として出力される。故にこのゲート信号を受けて
動作するＡ／Ｄ変換器６は前記第２図に示す水平
および垂直方向によつて特定される絵素位置での
映像信号のみをゲーテイングし、デジタル化して
出力することになる。つまり、絵素位置によつて
特定されるタイミングにのみゲート信号が発せら
れ、同絵素位置の像信号が選択的抽出されること
になる。

かくしてこのように構成された装置によれば、
絵素密度が粗く精度的に不足するが広範囲な像パ
ターンから概略的な目標パターン位置を検出し、
次に同位置を含む狭い範囲のしかも高い絵素密度
で高精度な像パターンから目標パターンの位置検
出を行なうので、非常に簡易に且つ迅速な信号処
理による高精度な位置検出を行ない得る。しか
も、上記広領域における信号処理は、低絵素密度
の50×50絵素と云う小容量にて行なうので装置構
成や信号処理ルーチンが複雑化することがなく、
高速化を図り得る。また狭領域での信号処理も小
容量の情報から行ない得るので、前記広領域にお
ける信号処理と相俟つて従来装置に比し、全体的
に飛躍的な高速処理を図り得る。また最終的に検
出される目標パターンの位置は、高密度な絵素情
報に基づくものであるから、その精度を十分に高
いものとすることができる。従つて、検出精度を
十分高く維持した状態で高速度な位置検出が可能
であり、また処理信号の情報量を少なくしてメモ
リ８の容量低減等を図り得るので装置構成の簡素
化を行なうことができ、実用性に優れた効果を奏
する。

さて、本装置による目標パターンの高精度な位
置検出は、具体的には例えば次のような演算処理
によつてなされる。狭い領域における50×50絵素
の情報から、先ず高レベルの信号n₁からその平均
レベル_Hが求められ、また低レベルの信号n₂から
その平均レベル_Lが求められる。例えば50×50の
絵素信号のうち高レベルのものから順に８個
（n₁）抽出し、その平均値から_Hを求め、また低
レベルのものから1024個（n₂）抽出し、その平均
値から_Lを求める。尚、n₁，n₂は仕様に応じて適
宜定めればよいものである。しかるのち、これら
の平均レベル_H，_Lから２つの閾値S₁，S₂を S₁＝５／７（_H−_L）＋_L S₂＝５／７（_H−_L）＋_L として求める。この算出式は実験的に定められた
ものであり、これらの閾値S₁，S₂と映像信号レベ
ルとの比較判定によつて目標パターン（パツド
像）に対応した絵素抽出を行なう。上記２つの閾
値S₁，S₂は、パツド像のレベルがその中央部に比
して周辺部が低い為に定めたものであり、これに
よつて正確なパターン像検出が行なわれる。この
場合、パツド像以外にも高レベルの絵素が検出さ
れるが、この検出絵素群の垂直および水平方向の
連続性や幅等によつてパツド像であるか否かの判
定が行なわれ、不要な情報の除去がなされる。か
くしてここに、例えば第４図に示すように目標パ
ツドの像Ｂが得られるが、このパツド像Ｂには電
極引出パターンによる凸部Ｃや針傷等による欠け
部Ｄ等が含まれる。このような像Ｂに対して計算
機７は次のような像修正処理を行なつたのち、そ
の座標位置を検出する。

先ず、パツド像を構成する絵素の各行、各列の
数から突出パターン□／、□×を求め、これらを不要
絵素として除去する。これは、パターン像Ｂの本
来の大きさが、予め例えば10×10絵素で構成され
ると判明していることを利用して行なわれるもの
で、行（列）方向の絵素数が３以下である等の場
合、これを引出パターン等の不要なものとして識
別できることによる。また□×に示すパターンは、
行（列）方向の総数が規定パターン数を越えるこ
とから除かれるもので、その端部において他の行
（列）の絵素構成と関連して除去される。

次に抽出されたパツド像を形成する絵素の信号
レベルの総和Ｔを求め、次に水平および垂直方向
における各絵素の列（行）毎の信号レベルの小計
値e_x1，〜，e_x10，e_y1，〜，e_y10を求める。しかる
のち、上記小計値e_x1，〜，e_x10，e_y1，〜，e_y10を
行および列方向にそれぞれ累積加算し、前記総和
Ｔの1/4Ｔ，1/2Ｔ，3/4Ｔレベルに相当する行お
よび列番号X₁，X₂，X₃，Y₁，Y₂，Y₃とそのと
きの累積値S_x1，S_x2，S_x3，S_y1，S_y2，S_y3をそれ
ぞれ求める。次に、これらの累積値に基づいて、
各方向の行（列）当りの平均レベルK_X，K_Yを K_X＝（S_X3−S_X1）／（X₃−X₁） K_Y＝（S_y3−S_y1）／（Y₃−Y₁） として求める。一方、10×10絵素からなるパツド
像の左半分および上半分の像信号の累積値C_L，
C_Uと、前記信号レベルの総和Ｔとから、針傷跡
等による中心位置のずれX_d，Y_dを X_d＝（Ｔ−2C_L）／４ Y_d＝（Ｔ−2C_U）／４ として求め、１絵素の寸法K_Lから上記パツド像
の位置（X_p，Y_p）を X_p＝｛X₂＋（S_x2−Ｔ／２ ＋X_d）／K_x｝・K_L Y_p＝｛Y₂＋（S_y2−Ｔ／２ ＋Y_d）／K_Y｝・K_L として算出する。このようにすれば、パツド像Ｂ
として検出される絵素の引出線や針傷跡等を修正
して位置検出が行なわれるので、その検出精度を
極めて高いものとすることができる。また上述し
たように簡単な演算処理によつて行ない得るので
システム構成が簡単であり、実用性に優れている
等の効果を奏する。

また上述した目標パターンの位置検出を第５図
に示すように半導体チツプ１の２つの領域Ｍ，Ｎ
で行なえば、チツプ１の傾きをも高精度に求める
ことができるので、ボンデイングに際して極めて
好都合である。

以上説明したように本発明によれば、簡単に構
成された装置にて迅速に且つ高精度に微小パター
ンの位置検出を行なうことができ、例えば半導体
のボンデイング装置に組込んで絶大なる効果を奏
し得、その利点が非常に大である。

尚、本発明は上記実施例にのみ限定されるもの
ではない。例えば撮像装置の絵素構成や、抽出像
の絵素構成は仕様に応じて定めればよいものであ
る。また選択設定される視野領域の大きさや、そ
の大きさに対応した絵素密度も適宜定めればよい
ことは勿論のことである。また撮像装置も走査形
のものであればその型式について何ら特定される
ことがなく、更にはゲーテイング処理をアナログ
形態の像信号に対して行なうようにしてもよい。
要するに本発明はその要旨を逸脱しない範囲で
種々変形して実施することができる。

【図面の簡単な説明】

図は本発明の一実施例を示すもので、第１図は
概略構成図、第２図は像信号抽出を説明する為の
図、第３図はゲート制御回路の構成例を示す図、
第４図は像パターンの修正の位置検出を説明する
為の図、第５図はチツプの位置ずれ検出を説明す
る為の図である。 １…半導体チツプ、３…撮像装置、５…ゲート
制御回路、６…Ａ／Ｄ変換器、７…計算機、８…
メモリ。

Claims (1)

1. 【特許請求の範囲】 １ 半導体チツプの像を撮像して映像信号を得る
   走査形の撮像装置と、上記映像信号の選択的抽出
   密度およびタイミングを可変して検出像範囲に応
   じた絵素密度の像信号を得るゲート回路と、所望
   検出視野を含む高絵素密度の狭い検出像範囲の信
   号から前記半導体チツプ上の目標パターン像を検
   出する手段と、上記目標パターン像の位置座標を
   検出する手段とを具備したことを特徴とする位置
   座標検出装置。 ２ ゲート回路は映像信号をデジタル化するＡ／
   Ｄ変換器と、このＡ／Ｄ変換器の動作タイミング
   を制御するゲート制御回路とからなるものである
   特許請求の範囲第１項記載の位置検出装置。 ３ ゲート回路は低絵素密度で広い検出像範囲の
   信号を得たのち、この検出像範囲から指定される
   所望検出視野を含む狭い像範囲の映像信号を高密
   度で選択出力するものである特許請求の範囲第１
   項記載の位置検出装置。 ４ 位置度標を検出する手段は、検出した目標パ
   ターン像を修正したのちその修正パターン像の中
   心座標を求めるものである特許請求の範囲第１項
   記載の位置検出装置。