JPH0410112B2 - - Google Patents

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は被認識パターンを小領域に分割し、そ
の小領域を１画素に２値化する手段を改良したパ
ターン認識装置に関する。

(2) 技術の背景 集積回路を自動組立てする場合に、パツケージ
側の外部配線リードパターンを認識して位置決め
する必要性があるが、そのリードを撮像系で撮像
して２値化して得られるリードパターンの性質
上、そのリードパターンを高認識率で認識するこ
とが出来ず、その位置決めに支障を来たしている
のが実情であり、これを解決しうる技術的手段の
開発が要望されている。

(3) 従来技術と問題点 集積回路パツケージのリード（厚膜スクリーン
印刷パターン）はその表面に凹凸を有しているた
め、そのリードをTVカメラ等で撮像して得られ
る画像は輝点像となる。

このような輝点像からリードの外形を検出して
その位置決めをすることは従来装置では出来なか
つた。

(4) 発明の目的 本発明は上述したような従来装置に存在する技
術的課題に着目して創案されたもので、その目的
は被認識パターンを小領域に分割し、その小領域
を１画素化して被認識パターンを認識する際の、
小領域を２値化するためのスライスレベルを自動
的に設定しうる手段を有するパターン認識装置を
提供することにある。

(5) 発明の構成 そして、この目的は画像メモリ内の被認識パタ
ーンを小領域に分割し、その小領域を１画素とし
て２値化してそのパターンを認識するパターン認
識装置において、各小領域内のパターンビツト数
を計数する小領域内パターンビツト計数回路と、
そのパターンビツト数の少ない値から夫々の小領
域内パターンビツト数に対する小領域数を累計
し、その累計値が予め決められた値になつたとき
の小領域におけるパターンビツト数を、小領域を
１画素として２値化する２値化基準値とする小領
域内２値化基準値演算回路とを設けたことによつ
て達成される。

(6) 発明の実施例 以下、添付図面を参照しながら、本発明の実施
例を説明する。

第１図は本発明の一実施例を示す。１は被認識
物例えばIC用パツケージ２の例えばリードパタ
ーンを撮像する撮像系を示す。IC用パツケージ
２はXYステージ３に載置され、又その拡大図が
第２図に示され、本発明で特に問題とするリード
パターンが第３図に示されている。これらの図に
おいて、４はICチツプ、５はリードである。

撮像系例えばTVカメラ１はTVカメラドライ
バ６を介して２値化回路７へ接続され、２値化回
路７の出力はTVカメラ１と同期した記憶動作を
する画像メモリ８へ接続される。メモリ８には、
後述する制御系１６からの画像取込み信号線９が
接続されている。

１０は画像メモリ８内の画像パターンを小領域
に分割して小領域毎に読出す小領域分割回路で、
１１はその小領域内のパターンビツト（白ビツト
即ち“１”のレベル）の数を計数する小領域内パ
ターンビツト計数回路である。

１２は小領域内を１画素として２値化するため
の２値化基準値（スライスレベル）を発生する小
領域内２値化基準値演算回路で、１３はその２値
化基準値に従つて小領域内を２値化する小領域内
２値化回路である。

１４は回路１３によつて２値化された小領域を
１画素として記憶する画像メモリであり、１５は
メモリ１４の画像パターンに応答してそのパター
ンの位置を検出するパターン位置検出回路であ
る。この検出回路１５の出力は制御系１６へ接続
されている。

制御系１６は又XYステージコントローラ１７
へ接続される出力を有し、XYステージコントロ
ーラ１７の出力によつてXYステージ３が制御さ
れる。

次に、上記構成の本発明装置の動作を説明す
る。

IC用パツケージ２がXYステージ３上に載置さ
れ、その所要のリード５が制御系１６の制御の下
にあるXYステージコントローラ１７によつて
XYステージ３が制御されてTVカメラ１の視野
内に持たらされてその撮像が開始される。これと
共に、制御系１６から線９を介して画像メモリ８
へ画像取込み信号が供給される。

TVカメラ１からのビデオ映像（第４図の４−
１参照）が各ラスタ毎に２値化回路７でそこに設
定されているスライスレベルについて２値化処理
（第４図の４−２参照）されて第４図の４−３に
示すようなビツト列とされ、それらのビツト列が
これらの発生と同期して記憶動作をする画像メモ
リ８に上述TVカメラ１の視野の被認識パターン
として記憶される（第４図の４−４参照）。

このパターンが小領域分割回路１０によつて所
要の小領域例えばａ／ｎ×ｂ／ｎ（ａ、ｂはパタ
ーンの縦横の寸法、ｎは分割数を決める値であ
る。）に分割し（第４図の４−５参照）、そこに含
まれるビツトを読出す。

小領域内パターンビツト計数回路１１におい
て、読出されたビツトの内のパターンビツト
（“１”ビツト即ち白ビツト）の数を計数する。

小領域内２値化基準値演算回路１２において、
小領域内の白ビツト（“１”レベル）数を計数し、
白ビツト数と小領域数との頻度分布（ヒストグラ
ム分布）を求める。次いで、その頻度分布を用い
て白ビツト数の最小値から小領域数の累計を求め
ていき、その累計値が予め決められた値、n²（１
−ｘ）になつたときの小領域内白ビツト数を小領
域２値化基準値とする。たヾし、上述のｘはパタ
ーン部（リードパターン）に相当する小領域数と
視野内の小領域数との割合で、予めｘ＜１となる
ように設定される。

このようにして求められた小領域２値化基準値
を用いて、上述のようにして画像メモリ８へ取込
まれた被認識パターン内の各小領域を、小領域２
値化回路１３において、１画素として２値化し、
その値を画像メモリ１４に記憶する（第４図の４
−６参照）。

画像メモリ１４に記憶されたパターンをパター
ン位置検出回路１５で処理して第４図の４−７に
示すコーナＡ及びコーナＢを検出することによ
り、リードパターンの位置を検出する。

小領域２値化基準値を用いて次からの被認識物
体の小領域を２値化してパターンを検出する。

(7) 発明の効果 以上述べたように、本発明によれば、被認識パ
ターンを小領域に分割し、その小領域を１画素に
２値化するための小領域２値化基準値を自動的に
設定出来、このような２値化処理を被認識パター
ンに対して施すことにより、離散的に分布した微
小な白点映像から成るリードパターンの位置を確
実に検出しうる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は
IC用パツケージの斜視図、第３図は第２図のリ
ード部分を拡大して示す図、第４図は被認識パタ
ーンの処理過程を図解する図、第５図は小領域内
白ビツト数に対する小領域数を示すヒストグラム
を示す図である。 図中、１は撮像系、２は被認識物、７は２値化
回路、８は画像メモリ、１０は小領域分割回路、
１１は小領域内パターンビツト計数回路、１２は
小領域内２値化基準値演算回路、１３は小領域内
２値化回路、１４は画像メモリ、１５はパターン
位置検出回路である。

Claims (1)

1. 【特許請求の範囲】 １ 画像メモリ内の被認識パターンを小領域に分
   割し、その小領域を１画素として２値化してその
   被認識パターンを認識するパターン認識装置にお
   いて、各小領域内のパターンビツト数を計数する
   小領域内パターンビツト計数回路と、そのパター
   ンビツト数の少ない値から夫々の小領域内パター
   ンビツト数に対する小領域数を累計し、その累計
   値が予め決められた値になつたときの小領域にお
   けるパターンビツト数を、小領域を１画素として
   ２値化する２値化基準値とする小領域内２値化基
   準値演算回路とを設けたことを特徴とするパター
   ン認識装置。 ２ 上記パターンビツト数の少ない値をその最小
   値としたことを特徴とする特許請求の範囲第１項
   記載のパターン認識装置。