JPS6334657A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS6334657A JPS6334657A JP17793786A JP17793786A JPS6334657A JP S6334657 A JPS6334657 A JP S6334657A JP 17793786 A JP17793786 A JP 17793786A JP 17793786 A JP17793786 A JP 17793786A JP S6334657 A JPS6334657 A JP S6334657A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- device address
- address
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
- G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロプロセッサからデータの入出力を行
う装置のアドレス情報が出力された時、装置アドレス設
定部に設定されている装置アドレスと上記アドレス情報
とを比較し、一致した場合チャネル制御同一路を起動し
て入出力装置に対してデータの入出力の制御を行う入出
力制御装置に関する。
う装置のアドレス情報が出力された時、装置アドレス設
定部に設定されている装置アドレスと上記アドレス情報
とを比較し、一致した場合チャネル制御同一路を起動し
て入出力装置に対してデータの入出力の制御を行う入出
力制御装置に関する。
第２図は従来の入出力制御装置の構成図である。
図において、１は入出力装置のアドレスの識別を行って
特定の入出力装置に対してデータの入出力制御を行うマ
イクロプロセッサ（以下ＣＰＵという）、２はＣＰＵＩ
から出力される入出力装置のアドレス情報を受は取る装
置アドレスレシーバ、３は入出力装置の装置アドレスが
設定されている装置アドレス設定部、４は装置アドレス
レシーバ２によって受は取られたアドレス情報と装置ア
ドレス設定部３に設定されている装置アドレスとを比較
する比較回路、５は比較回路４の比較に従って入出力装
置のチャネルを制御するチャネル制御回路、６はチャネ
ル制御回路５に従って入出力装置を制御する入出力制御
部である。
特定の入出力装置に対してデータの入出力制御を行うマ
イクロプロセッサ（以下ＣＰＵという）、２はＣＰＵＩ
から出力される入出力装置のアドレス情報を受は取る装
置アドレスレシーバ、３は入出力装置の装置アドレスが
設定されている装置アドレス設定部、４は装置アドレス
レシーバ２によって受は取られたアドレス情報と装置ア
ドレス設定部３に設定されている装置アドレスとを比較
する比較回路、５は比較回路４の比較に従って入出力装
置のチャネルを制御するチャネル制御回路、６はチャネ
ル制御回路５に従って入出力装置を制御する入出力制御
部である。
ここにおいて、装置アドレス設定部３と比較段４とチャ
ネル制御回路５とは全体で集積化されたチャネル制御Ｌ
Ｓｒ７を構成している。
ネル制御回路５とは全体で集積化されたチャネル制御Ｌ
Ｓｒ７を構成している。
次に動作について説明する。
ＣＰＵＩが入出力装置に対して入出力制御を行うための
入出力装置のアドレス情報を出力すると、装置アドレス
レシーバ２はこのアドレス情報を受は取る。
入出力装置のアドレス情報を出力すると、装置アドレス
レシーバ２はこのアドレス情報を受は取る。
ここで、比較回路４は装置アドレス設定部３に設定され
ている装置アドレスと装置アドレスレシーバ２によって
受は取られたアドレス情報とを比較し、一致したならば
チャネル制御回路５を起動し、入出力制御部６の制御を
行う。
ている装置アドレスと装置アドレスレシーバ２によって
受は取られたアドレス情報とを比較し、一致したならば
チャネル制御回路５を起動し、入出力制御部６の制御を
行う。
ここに、ＣＰＵＩと入出力装置との間のデータの人出力
の制御が行われることになる。
の制御が行われることになる。
従来の入出力制御装置は以上のように構成され、装置ア
ドレス設定部に設定されている装置アドレスは常に一定
で他の入出力制御装置に汎用性を持って適用することが
できなかった。
ドレス設定部に設定されている装置アドレスは常に一定
で他の入出力制御装置に汎用性を持って適用することが
できなかった。
そして、入出力制御装置を変える時は、これに合わせて
チャネル制御ＬｓＩを制御する必要があり、開発コスト
が高くなる問題点があった。
チャネル制御ＬｓＩを制御する必要があり、開発コスト
が高くなる問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、１つのチャネル制御ＬＳＩが汎用性を持って
各種入出力制御装置に適用できるとともに、安価な入出
力制御装置を得ることを目的とする。
たもので、１つのチャネル制御ＬＳＩが汎用性を持って
各種入出力制御装置に適用できるとともに、安価な入出
力制御装置を得ることを目的とする。
このため、この発明においては装置アドレス設定部をＣ
ＰＵＩからの命令に基づいて入出力装置ノ装置アドレス
を自由に設定できるレジスタ３１で構成したことを特徴
とするものである。
ＰＵＩからの命令に基づいて入出力装置ノ装置アドレス
を自由に設定できるレジスタ３１で構成したことを特徴
とするものである。
ＣＰＵＩが命令を出力すると、この命令に基づいて装置
アドレス設定部としてのレジスタ３１は入出力装置の装
置アドレスを自由に設定する。
アドレス設定部としてのレジスタ３１は入出力装置の装
置アドレスを自由に設定する。
以下、この発明の一実施例を図について説明する。千ｒ
＋＠ ｔａ、２ｆｔｅ＠／＞−１１ｔ４１１ ”ｋ
−Ｆｒ＝＃ ：ＪＪＦ％：＠ぞ。
＋＠ ｔａ、２ｆｔｅ＠／＞−１１ｔ４１１ ”ｋ
−Ｆｒ＝＃ ：ＪＪＦ％：＠ぞ。
図において、１，２．４，５．６．７は従来と同一の構
成要素、３１は入出力装置に関する装置アドレスをＣＰ
ＵＩからの命令に基づいて自由に設定、保持する装置ア
ドレス設定部としてのレジスタである。
成要素、３１は入出力装置に関する装置アドレスをＣＰ
ＵＩからの命令に基づいて自由に設定、保持する装置ア
ドレス設定部としてのレジスタである。
次に動作について説明する。
システムの電源が投入されることにより、入出力制御装
置の入出力制御部６、チャネル制御部ＬＳＩ７が動作可
能となる。この時ＣＰＵＩのマイクロプログラムが初期
化を行い、この初期化で、自分の入出力装置アドレスを
マイクロ命令で装置アドレス設定部としてのレジスタ３
１に装置アドレスをセットする。
置の入出力制御部６、チャネル制御部ＬＳＩ７が動作可
能となる。この時ＣＰＵＩのマイクロプログラムが初期
化を行い、この初期化で、自分の入出力装置アドレスを
マイクロ命令で装置アドレス設定部としてのレジスタ３
１に装置アドレスをセットする。
ここで、ＣＰＵＩが入出力装置に対して入出力制御を行
うための入出力装置のアドレス情報を出力すると、装置
アドレスレシーバ２はこのアドレス情報を受は取る。
うための入出力装置のアドレス情報を出力すると、装置
アドレスレシーバ２はこのアドレス情報を受は取る。
比較回路４は装置アドレス設定部３に設定されている装
置アドレスと装置アドレスレシーバ２によって受は取ら
れたアドレス情報とを比較し、一致したならばチャネル
制御回路５を起動し、入出力制御部６の制御を行う。
置アドレスと装置アドレスレシーバ２によって受は取ら
れたアドレス情報とを比較し、一致したならばチャネル
制御回路５を起動し、入出力制御部６の制御を行う。
ここに、ＣＰＵＩと入出力装置との間のデータの人出力
の制御が行われることになる。
の制御が行われることになる。
なお、上記実施例では入出力制御装置の装置アドレスの
設定の場合について説明したが、他の電子回路装置の情
報比較であってもよく、上記実施例と同様の効果を奏す
る。
設定の場合について説明したが、他の電子回路装置の情
報比較であってもよく、上記実施例と同様の効果を奏す
る。
以上のように、この発明によれば、装置アドレス設定部
はＣＰＵからの命令に基づいて入出力装置の装置アドレ
スを自由に設定できるレジスタで構成したので、他の入
出力制御装置にも適用することができるので、汎用性の
あるＬＳＩとなり、また、入出力制御装置も安価なもの
が得られる効果がある。
はＣＰＵからの命令に基づいて入出力装置の装置アドレ
スを自由に設定できるレジスタで構成したので、他の入
出力制御装置にも適用することができるので、汎用性の
あるＬＳＩとなり、また、入出力制御装置も安価なもの
が得られる効果がある。
第１図はこの発明の一実施例による入出力装置を示す図
、第２図は従来の人出力制御装置を示す図である。 １・・・マイクロプロセッサ（ＣＰＵ） 、２・・・装
置アドレスレシーバ、３・・・装置アドレ代理人 大
岩 増 雄（ほか２名）第１図
、第２図は従来の人出力制御装置を示す図である。 １・・・マイクロプロセッサ（ＣＰＵ） 、２・・・装
置アドレスレシーバ、３・・・装置アドレ代理人 大
岩 増 雄（ほか２名）第１図
Claims (1)
- マイクロプロセッサからデータの入出力を行う装置のア
ドレス情報が出力された時、装置アドレス設定部に設定
されている装置アドレスと上記アドレス情報とを比較し
、一致した場合チャネル制御回路を起動して入出力装置
に対してデータの入出力の制御を行う入出力制御装置に
おいて、上記装置アドレス設定部は上記マイクロプロセ
ッサからの命令に基づいて入出力装置の装置アドレスを
自由に設定できるレジスタで構成したことを特徴とする
入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17793786A JPS6334657A (ja) | 1986-07-29 | 1986-07-29 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17793786A JPS6334657A (ja) | 1986-07-29 | 1986-07-29 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6334657A true JPS6334657A (ja) | 1988-02-15 |
Family
ID=16039671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17793786A Pending JPS6334657A (ja) | 1986-07-29 | 1986-07-29 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6334657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006085215A (ja) * | 2004-09-14 | 2006-03-30 | Hitachi Ltd | ディスクアレイ装置 |
-
1986
- 1986-07-29 JP JP17793786A patent/JPS6334657A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006085215A (ja) * | 2004-09-14 | 2006-03-30 | Hitachi Ltd | ディスクアレイ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557762A (en) | Digital signal processor evaluation chip and debug method | |
| JPS6191752A (ja) | マイクロコンピユ−タ | |
| JPS6334657A (ja) | 入出力制御装置 | |
| JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
| JPS63245523A (ja) | マイクロプログラム処理装置 | |
| KR20020053266A (ko) | 시스템 초기화 제어장치 및 방법 | |
| JPH0145657B2 (ja) | ||
| KR950014374B1 (ko) | 원-칩 콘트롤러를 채용한 장치를 위한 직접 메모리 액세스(dma) 인식신호 발생회로 | |
| JPS6293734A (ja) | 情報処理装置 | |
| JPH03269624A (ja) | シーケンサ制御方式 | |
| JPS63197228A (ja) | 計算機システムのイニシャルジャンプ方法 | |
| JPH03135614A (ja) | リセット制御装置 | |
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPS63206836A (ja) | プログラムデバツグ装置 | |
| JPS62150452A (ja) | 周辺コントロ−ラ | |
| JPH01200438A (ja) | 割込み制御回路 | |
| JPS61223968A (ja) | マルチ・マイクロプロセツサ用デ−タ制御器 | |
| JPH11345045A (ja) | 情報処理装置 | |
| JPH05165676A (ja) | マイクロプログラム制御装置のトレース制御方式 | |
| JPH0583937B2 (ja) | ||
| JPH04373031A (ja) | コンピュータのソフトウェアデバッグ方法及び装置 | |
| JPS63113652A (ja) | Ｉ／ｏデバイス | |
| JPH0330029A (ja) | 計算機の入出力シミュレーション装置 | |
| JPH03164955A (ja) | 割込み制御方式 | |
| JPS60146332A (ja) | 並列処理方式 |