JPS6333237Y2 - - Google Patents
Info
- Publication number
- JPS6333237Y2 JPS6333237Y2 JP1980026483U JP2648380U JPS6333237Y2 JP S6333237 Y2 JPS6333237 Y2 JP S6333237Y2 JP 1980026483 U JP1980026483 U JP 1980026483U JP 2648380 U JP2648380 U JP 2648380U JP S6333237 Y2 JPS6333237 Y2 JP S6333237Y2
- Authority
- JP
- Japan
- Prior art keywords
- digit
- data
- pulse generator
- circuit
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 208000003580 polydactyly Diseases 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】
本考案は複数桁のデータを表示する表示装置に
関する。
関する。
従来、表示装置には各桁毎に第１図に示すよう
に入力データをデコーダドライバ１でデコードし
て７セグメントの発光ダイオードで構成された表
示器２に供給するものがある。しかしこの表示装
置では各桁毎にデコーダドライバを使用するの
で、部品数が所要の桁数分必要となり、また表示
器が外部にある場合は接続に必要なリード線が膨
大になりコストアツプとなる。
に入力データをデコーダドライバ１でデコードし
て７セグメントの発光ダイオードで構成された表
示器２に供給するものがある。しかしこの表示装
置では各桁毎にデコーダドライバを使用するの
で、部品数が所要の桁数分必要となり、また表示
器が外部にある場合は接続に必要なリード線が膨
大になりコストアツプとなる。
又他の表示装置として第２図に示すようなダイ
ナミツク駆動方式のものがある。ラツチ回路より
なるマルチプレクサ３〜６はDIS端子にイネーブ
ル信号が順次に入力されることにより順次にイネ
ーブルされ、CP端子に同期信号が入力れること
によりカウンタ（レジスタ）７〜１０からの
BCD（２進化10進）入力をラツチしてデコーダド
ライバ１１に時分割で加える。そしてデコーダド
ライバ１１はこのBCD入力をデコードして各桁
の表示器１２〜１５に供給し、又桁選択用ドライ
バ１６は上記イネーブル信号に対応した入力DS1
〜DS4により各桁の表示器１２〜１５を順次に駆
動する。
ナミツク駆動方式のものがある。ラツチ回路より
なるマルチプレクサ３〜６はDIS端子にイネーブ
ル信号が順次に入力されることにより順次にイネ
ーブルされ、CP端子に同期信号が入力れること
によりカウンタ（レジスタ）７〜１０からの
BCD（２進化10進）入力をラツチしてデコーダド
ライバ１１に時分割で加える。そしてデコーダド
ライバ１１はこのBCD入力をデコードして各桁
の表示器１２〜１５に供給し、又桁選択用ドライ
バ１６は上記イネーブル信号に対応した入力DS1
〜DS4により各桁の表示器１２〜１５を順次に駆
動する。
しかし、この表示装置ではマルチプレクサ３〜
６はCP端子に同期信号を入力する必要があり、
この同期信号がない場合には破壊してしまう。又
同期信号をCP端子に入力する同期回路は桁数が
多くなれば複雑になる。さらにマルチプレクサ３
〜６とデコーダドライバ１１との間がバス接続と
なつているので、マルチプレクサ３〜６はイネー
ブル信号に何等かの異常が生じて少くとも２つ以
上のイネーブル信号が同時に入力された時に物理
的な破損が生ずることがある。
６はCP端子に同期信号を入力する必要があり、
この同期信号がない場合には破壊してしまう。又
同期信号をCP端子に入力する同期回路は桁数が
多くなれば複雑になる。さらにマルチプレクサ３
〜６とデコーダドライバ１１との間がバス接続と
なつているので、マルチプレクサ３〜６はイネー
ブル信号に何等かの異常が生じて少くとも２つ以
上のイネーブル信号が同時に入力された時に物理
的な破損が生ずることがある。
本考案は上記欠点を除去し、多桁表示に有効で
信号異常による物理的破損の防止、装置の簡素化
及びコストダウンを計つた表示装置を提供するこ
とを目的とする。
信号異常による物理的破損の防止、装置の簡素化
及びコストダウンを計つた表示装置を提供するこ
とを目的とする。
以下図面を参照しながら本考案について実施例
をあげて説明する。
をあげて説明する。
第３図及び第４図は４桁表示を行う本考案の一
実施例を示す。
実施例を示す。
インバータN1，N2、コンデンサC1及び抵抗
R1，R2よりなる自走マルチバイブレータAMは
入力データを時分割するためのパルス発生器を構
成し、所定周波数のパルスを発生する。レジスタ
RG及びノア回路NORよりなるタイミングパルス
ジエネレータTGは自走マルチバイブレータAM
からのパルスにより歩進して必要な桁数のタイミ
ングパルスT1〜T4を順次に発生し、このタイミ
ングパルスT1〜T4により桁選択用ドライバTA
が表示器DP1〜DP4の桁駆動を順次に行ない、つ
まり表示器DP1〜P4を１桁分ずつ順次に選択して
動作させる。一方、セレクトゲートG1，G2はタ
イミングパルスジエネレータTGからのタイミン
グパルスT1〜T4によりカウンタ（レジスタ）
CT1〜CT4からのBCD入力の桁選択を桁選択用ド
ライバTAの桁選択と対応して順次に行う。セレ
クトゲートG1は第５図に示すようにアンドゲー
トAG1〜AG8により構成された桁選択回路とオア
回路OR1〜OR4よりなり、タイミングパルスT1に
よりアンドゲートAG1〜AG4がオンしてカウンタ
CT4からの最下位桁のBCD入力a1〜a4がアンドゲ
ートAG1〜AG4及びオア回路OR1〜OR4を通つて
出力され、タイミングパルスT2によりアンドゲ
ートAG5〜AG8がオンしてカウンタCT3からの第
２桁のBCD入力b1〜b4がアンドゲートAG5〜AG8
及びオア回路OR1〜OR4を通つて出力される。セ
レクトゲートG2もレクトゲートG1と同様に構成
され、セレクトゲートG1におけるアンドケード
AG1〜AG8とセレクトゲートG2における同様な
アンドゲートとにより桁選択回路が構成されてい
る。セレクトゲートG2はタイミングパルスT3に
よりカウンタCT2からの第３桁のBCD入力C1〜
C4を通し、タイミングパルスT4によりカウンタ
CT1からの最上位桁のBCD入力d1〜d4を通す。セ
レクトゲートG1，G2からのBCDデータはオア回
路OR5〜OR8で合成され、デコーダドライバDD
で７セグメントコードにデコードされて７セグメ
ントの発光ダイオードで構成された各桁の表示器
DP1〜DP4に同時に供給され表示器DP1〜DP4で
４桁の入力データが表示される。
R1，R2よりなる自走マルチバイブレータAMは
入力データを時分割するためのパルス発生器を構
成し、所定周波数のパルスを発生する。レジスタ
RG及びノア回路NORよりなるタイミングパルス
ジエネレータTGは自走マルチバイブレータAM
からのパルスにより歩進して必要な桁数のタイミ
ングパルスT1〜T4を順次に発生し、このタイミ
ングパルスT1〜T4により桁選択用ドライバTA
が表示器DP1〜DP4の桁駆動を順次に行ない、つ
まり表示器DP1〜P4を１桁分ずつ順次に選択して
動作させる。一方、セレクトゲートG1，G2はタ
イミングパルスジエネレータTGからのタイミン
グパルスT1〜T4によりカウンタ（レジスタ）
CT1〜CT4からのBCD入力の桁選択を桁選択用ド
ライバTAの桁選択と対応して順次に行う。セレ
クトゲートG1は第５図に示すようにアンドゲー
トAG1〜AG8により構成された桁選択回路とオア
回路OR1〜OR4よりなり、タイミングパルスT1に
よりアンドゲートAG1〜AG4がオンしてカウンタ
CT4からの最下位桁のBCD入力a1〜a4がアンドゲ
ートAG1〜AG4及びオア回路OR1〜OR4を通つて
出力され、タイミングパルスT2によりアンドゲ
ートAG5〜AG8がオンしてカウンタCT3からの第
２桁のBCD入力b1〜b4がアンドゲートAG5〜AG8
及びオア回路OR1〜OR4を通つて出力される。セ
レクトゲートG2もレクトゲートG1と同様に構成
され、セレクトゲートG1におけるアンドケード
AG1〜AG8とセレクトゲートG2における同様な
アンドゲートとにより桁選択回路が構成されてい
る。セレクトゲートG2はタイミングパルスT3に
よりカウンタCT2からの第３桁のBCD入力C1〜
C4を通し、タイミングパルスT4によりカウンタ
CT1からの最上位桁のBCD入力d1〜d4を通す。セ
レクトゲートG1，G2からのBCDデータはオア回
路OR5〜OR8で合成され、デコーダドライバDD
で７セグメントコードにデコードされて７セグメ
ントの発光ダイオードで構成された各桁の表示器
DP1〜DP4に同時に供給され表示器DP1〜DP4で
４桁の入力データが表示される。
なお、第３図において桁選択用ドライバTA及
びデコーダドライバDDを除いた回路を第６図に
示す様に２個TS1，TS1設け、２つのデータをこ
の回路TS1，TS2をそれぞれ通してコンパレータ
CMPで比較すればBCD入力の４桁を同時に比較
することができる。ここに回路TS1，TS2の自走
マルチバイブレータAM及びタイミングパルスジ
エネレータTGは共用すればよい。
びデコーダドライバDDを除いた回路を第６図に
示す様に２個TS1，TS1設け、２つのデータをこ
の回路TS1，TS2をそれぞれ通してコンパレータ
CMPで比較すればBCD入力の４桁を同時に比較
することができる。ここに回路TS1，TS2の自走
マルチバイブレータAM及びタイミングパルスジ
エネレータTGは共用すればよい。
以上のように本考案によれば複数桁の入力デー
タを１桁分ずつ順次に時分割でデコードして表示
器に加えるので、装置を簡素化してコストダウン
を計ることができ、しかも第２図の装置でマルチ
プレクサ３〜６のCP端子に同期信号を入力する
様な必要がなくなり同期回路も不要となつて装置
の簡素化、コストダウンを一層向上させることが
できる。さらに複数桁分の入力データをタイミン
グパルスにより複数桁の表示器の桁選択用ドライ
バによる選択的動作に対応して桁選択回路で１桁
分ずつ選択し、その選択された各桁のデータにつ
いてオア回路で各ビツト毎にオアをとつて１桁分
のデータとし、この１桁分のデータをデコーダド
ライバでデコードして複数桁の表示器に供給する
ので、桁選択回路はタイミングが異常なつても物
理的な破損が生じない。
タを１桁分ずつ順次に時分割でデコードして表示
器に加えるので、装置を簡素化してコストダウン
を計ることができ、しかも第２図の装置でマルチ
プレクサ３〜６のCP端子に同期信号を入力する
様な必要がなくなり同期回路も不要となつて装置
の簡素化、コストダウンを一層向上させることが
できる。さらに複数桁分の入力データをタイミン
グパルスにより複数桁の表示器の桁選択用ドライ
バによる選択的動作に対応して桁選択回路で１桁
分ずつ選択し、その選択された各桁のデータにつ
いてオア回路で各ビツト毎にオアをとつて１桁分
のデータとし、この１桁分のデータをデコーダド
ライバでデコードして複数桁の表示器に供給する
ので、桁選択回路はタイミングが異常なつても物
理的な破損が生じない。
第１図及び第２図は従来の表示装置の各例を示
すブロツク図、第３図及び第４図は本考案の一実
施例を示すブロツク図、第５図は同実施例のセレ
クトゲートを示すブロツク図、第６図は比較回路
を示すブロツク図である。 AM……パルス発生器、TG……タイミングパ
ルスジエネレータ、TA……桁選択用ドライバ、
G1，G2……セレクトゲート、OR1〜OR8……オ
ア回路、DD……デコーダドライバ、DP1〜DP4
……表示器、AG1〜AG8……桁選択回路用アンド
ゲート。
すブロツク図、第３図及び第４図は本考案の一実
施例を示すブロツク図、第５図は同実施例のセレ
クトゲートを示すブロツク図、第６図は比較回路
を示すブロツク図である。 AM……パルス発生器、TG……タイミングパ
ルスジエネレータ、TA……桁選択用ドライバ、
G1，G2……セレクトゲート、OR1〜OR8……オ
ア回路、DD……デコーダドライバ、DP1〜DP4
……表示器、AG1〜AG8……桁選択回路用アンド
ゲート。
Claims (1)
- 所定周波数のパルスを発生するパルス発生器
と、このパルス発生器からのパルスにより桁選択
用のタイミングパルスを発生するタイミングパル
スジエネレータと、複数桁の表示器と、この複数
桁の表示器を前記タイミングパルスジエネレータ
からのタイミングパルスにより１桁分ずつ順次に
選択して動作させる桁選択用ドライバと、複数桁
分の入力データを前記タイミングパルスジエネレ
ータからのタイミングパルスにより前記複数桁の
表示器の選択に対応して１桁分ずつ選択する桁選
択回路と、この桁選択回路からの選択された各桁
のデータについて各ビツト毎にオアをとつて１桁
分のデータとするオア回路と、このオア回路から
の１桁分のデータをデコードして前記複数桁の表
示器に供給するデコーダドライバとを備えた表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980026483U JPS6333237Y2 (ja) | 1980-02-29 | 1980-02-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980026483U JPS6333237Y2 (ja) | 1980-02-29 | 1980-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56128687U JPS56128687U (ja) | 1981-09-30 |
| JPS6333237Y2 true JPS6333237Y2 (ja) | 1988-09-05 |
Family
ID=29622474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980026483U Expired JPS6333237Y2 (ja) | 1980-02-29 | 1980-02-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6333237Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934242A (ja) * | 1972-07-29 | 1974-03-29 |
-
1980
- 1980-02-29 JP JP1980026483U patent/JPS6333237Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934242A (ja) * | 1972-07-29 | 1974-03-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56128687U (ja) | 1981-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926166A (en) | Display driving system for driving two or more different types of displays | |
| US3950743A (en) | Keying input apparatus having a reduced number of output terminals | |
| US3844105A (en) | Time indication apparatus | |
| JPS61203718A (ja) | 計数回路 | |
| JPS6333237Y2 (ja) | ||
| JPS6037477B2 (ja) | デイスプレイ装置 | |
| US3925775A (en) | Multiple digit display employing single digit readout | |
| CA1089570A (en) | Data entry/data retrieval terminal | |
| US3956744A (en) | Numeral output system for circulating register | |
| KR920004931A (ko) | 설정시각의 경과를 감산 및 백분율로 표시하는 시계 | |
| GB2149546A (en) | Indicator apparatus | |
| JP3211598B2 (ja) | ダイナミック駆動装置 | |
| JPH10293554A (ja) | 表示ユニットのアドレス設定方式および方法 | |
| SU746629A1 (ru) | Устройство дл отображени информации | |
| JP2820998B2 (ja) | 発光素子ドットマトリクスディスプレイのスクロール回路 | |
| GB1152302A (en) | Numerical Display System | |
| JPS6012579A (ja) | 表示装置駆動方式 | |
| JPS585787A (ja) | 表示装置 | |
| JPS5846029B2 (ja) | 表示回路 | |
| SU617788A1 (ru) | Запоминающее устройство | |
| SU739583A1 (ru) | Устройство дл отображени информации | |
| SU549820A1 (ru) | Устройство дл цифровой индикации | |
| JP2557959Y2 (ja) | 表示装置 | |
| JPS6122312Y2 (ja) | ||
| SU1084868A1 (ru) | Устройство дл отображени информации |