JPS6332902A - 接合型電圧依存性抵抗器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、サージ吸収用など、一般に広く知られてい
る電圧依存性抵抗器（バリスタ）として利用されるもの
であり、特に、薄膜または厚膜を多層に接合した接合型
電圧依存性抵抗器に関するものである。

〔従来技術〕

従来、ＺｎＯなどの半導体薄膜または厚膜上に、Ｂｉ２
Ｏ３などの薄膜または厚膜を形成することにより電圧依
存性抵抗器（バリスタ）を作成することは、知られてい
る。その１例として、例えば、「電子通信学会技部」、
昭和６１年２月２２日発行、ＣＰＭ８５−１２６、（Ｐ
、８１〜８６）、大木　明、鈴置保雄、水谷照吉、家田
正之著「Ｚｎｏ　　ＢｉｚＯ：＋薄膜バリスタの電気特
性」に記載されている。

このような従来の電圧依存性抵抗器（バリスタ）の断面
は、第５図に示すような構造となっている。

第５図において、５はガラスまたはセラミックの基板、
４は、Ａｕ電極、１は、ＺｎＯ層、２は、Ｂｉ２Ｏ３層
であり、これは、あらかじめ、Ａｕ電極を真空蒸着した
基板上に、ＺｎＯをターゲットとしてスパッタ膜を形成
した後、ＢｉｚＯｚをターゲットとしてスパッタを行い
２層膜を作製し、この上に、再びＡｕ電極を蒸着したも
のである。

第６図は、第５図に示した電圧依存性素子に順方向の電
圧を印加した場合を示したものである。

ここで電圧依存性素子に正電圧を印加するときを順方向
、負電圧を印加するときを逆方向という。

順方向に電圧を印加した場合には、ＢｉｚＯａ層２に正
電圧が印加され、Ｚｎ０層１に負電圧が印加された状態
となる。

また、この逆、すなわち、Ｂｉ、０３層２に負電圧を印
加し、Ｚｎ０層１に正電圧を印加した場合は逆方向とな
る。

第７図、第８図は、第５図に示した従来の電圧依存性抵
抗器の電圧−電流特性を示したものであり、第７図は、
順方向特性を示し、第８図は、逆方向特性を示したもの
である。

このように、電圧依存性抵抗器は、電圧非直線性を有す
るものであり、上記第５図に示したＺｎＯ層及びＢｉ２
Ｏ３層等が薄膜で形成された場合だけでなく、厚膜で形
成された場合にも、上記第７図、第８図のような特性と
なるものである。

この電圧非直線性は、Ｚｎ０Ｎのような半導体薄膜また
は厚膜と、Ｂｉ２Ｏ，のような薄膜または厚膜の接合部
界面に形成される電位障壁によって発現するが、電圧を
印加する方向（順方向または逆方向）により、電流に対
する電圧の立上り方の急峻度を表す非直線性の大きさが
異なると共に、課電劣化特性も異なる。

このため、ＺｎＯ層のような半導体薄膜または厚膜に正
電圧を印加（逆方向）した方が、負電圧を印加（順方向
）した時よりも非直線性が太き（、課電劣化特性も向上
することが明らかになっている。すなわち、第７図に示
した順方向特性よりも、第８図に示した逆方向特性の方
が良好な特性であることがわかる。

第９図は、従来知られていた多層膜から成る接合型電圧
依存性抵抗器の１例を示すものであり、両側のＡｕ電極
膜４の間に、Ｚｎ０層１と１３ｉ２ｏ３ＪＷ２とを交互
に接合して、多層膜構造の接合型電圧依存性抵抗器を構
成している。

これは、Ｚｎ０層１とＢ　ｉ　ｚＣｈ　Ｎ２とを一組の
単位素子Ａ、Ｂ、Ｃ−−−−−・・として表せば、単位
素子Ａ、Ｂ、Ｃ・−一−−−−が多層に接合された構造
となっている。

（発明が解決しようとする問題点〕 第９図に示したような従来の接合型電圧依存性抵抗器に
、図示極性の電圧を印加した場合、それぞれ、単位素子
Ａ、ＢＳＣについては逆方向特性となって、前記したよ
うに良好な特性が得られるものである。

しかし、単位素子ＡのＢｉ２０１層２と単位素子ＢＯＺ
ｎＯ層１、単位素子ＢのＢｉ２Ｏ３層２と単位素子Ｃ０
ＺｎＯ層１のように、異なった単位素子間の接合部にお
いてもまた別の単位素子を形成しており、この別の単位
素子については、順方向電圧が印加されていることにな
る。

したがって、この別の単位素子については、前記逆方向
特性と比較して、悪い特性となる。

また、第９図の図示極性と逆掘性の電圧とを印加した場
合でも前記同様な状態となることは明らかである。

したがって、第９図に示したような従来の積層構造では
、どのような極性の電圧を印加しても、逆方向電圧が印
加される単位素子と、順方向電圧が印加される単位素子
とができる。

このため、全体としての電圧−電流特性は、良好な特性
である逆方向特性と悪い特性である順方向特性との混合
した特性となり、逆方向特性だけの場合に（らべて悪く
なると共に、課電劣化特性が低下する等の欠点があまた
。

この発明は、上記のような従来の欠点を解決するために
なされたものであり、接合型電圧依存性抵抗器を構成す
る上記のような単位素子全部に対して、常に逆方向電圧
が印加するようにして電圧非直線性を改善すると共に、
課電特性をも改善することを目的とする。

Ｃ問題点を解決するための手段〕 この発明は、前記の目的を達成するために、ＺｎＯなど
の半導体層と、該半導体層と電位障壁を形成するＢｉ２
Ｏ３などの層とを接合して電圧依存性抵抗器の単位素子
となし、この単位素子を、該単位素子を構成する上記膜
にたいして中間層を介して多層となるように接合して積
層体を形成し、この積層体の両側に電極を設けたことを
特徴とするものである。

この中間層の存在によりこの積層体に逆方向電圧を印加
したとき特性良好な逆方向特性のみで使用することが可
能となる。つまりバリスタ素子を積層化したときの外部
印加電圧の極性を揃えることができるのみならず、面内
での電界の不均一性をなくし電界集中を防止することが
可能となる。

なお、この中間層は理想的なバリスタ素子を得るために
はオーミック電極がよいが、面内の電界集中を防ぐため
には導電性の電極でよい。

〔実施例〕

第１図は、この発明の１実施例である接合型電圧依存性
抵抗器の断面図を示し、４は、Ａｕ電極であり、外部リ
ードを接続するものであり、オーミック接続を行−）。

■は、ＺｎＯなどの半導体薄膜または厚膜であって、従
来のものと同様に形成される。

２は、Ｂｉ２０ｆｆやプラセオジム（Ｐｒ）の酸化物な
ど前記ＺｎＯのような膜１と電位障壁を形成する薄膜ま
たは厚膜である。そして、従来のものと同様に、前記膜
１と膜２とで単位素子Ａ、　Ｂ−・・を形成し、このよ
うな単位素子を多層に接合する。

しかし、この発明では、前記単位素子を多層に接合する
場合、全ての単位素子Ａ、Ｂ−・−・−・間にＡＵやＩ
　ｎＱａのような前記膜１．２に対してオーミンク接触
を形成する薄膜または厚膜の中間層３を形成するように
したものである。なおＪ実施例としては中間層としてＡ
ｕを使用した。

なお、上記薄膜の形成法としては、スパッタリング法な
どがあり、また、厚膜の形成法としては、印刷法やドク
ターブレード法など公知の技術が適用できるものである
。

第３図、第４図は、この発明の接合型電圧依存性抵抗器
の具体例を示すものであり、第３図は、薄膜によるもの
を示し、第４図は、厚膜によるものを示す。

第３図において、５は、ガラスまたはセラミックなどの
基板であり、その上には、Ａｕ電極４が形成され、この
Ａｕ電極４上には、ＺｎＯ層のような半導体薄膜とＢｉ
２Ｏ３のような薄膜とからなる単位素子を核層とオーミ
ンク接触を形成する、Ａｕの中間層を介して多層に接合
した積層体６が形成されると共に、最上層には、Ａｕ電
極４が形成されている。ここでＡｕ電極４．４はオーミ
ック電極として使用するものである。

また、第４図において、７は、第３図の積層体６と同じ
構成のものを厚膜によって形成した積層体であり、この
積層体７の両端部には、縁面放電が発生するのを防止す
るため絶縁体でカバーリング８を形成しており、さらに
、このカバーリングの外側には、電極９が積層体７上ま
で延びるように形成されており、チップ形素子として用
いられるものである。

なお、ＺｎＯの役割は粒内が低抵抗でかつ粒界層近傍に
おいて、添加物との間でバリスタ特性を発現する電化障
壁を形成するとこであり、ＺｎＯ以外にＴ　ｉ　Ｏ２，
５ｎＯｚ　、Ｆ　ｅ２Ｏ３、、Ｓ　ｒＴｉＱ３等を使用
してもよい。そして粒界生成物としてＢｉ２Ｏ，Ｉを使
用した例について説明したが、これ以外にもｐｂｏ、ア
ルカリ土類酸化物、希土類酸化物その他のガラス層が考
えられる。

また中間層としてＡｕ電極のようなオーミック電極を使
用した例について説明したが、中間層としては他の電極
を使用してもよい。

〔発明の効果〕

この発明は、電極４間に図示極性の電圧を印加すれば、
全ての単位素子Ａ、Ｂ、・−・−に印加する電圧の極性
を揃えることができ、また面内の電圧のバラツキを軽減
し、電界集中をさけることができる。

これは、単位素子Ａの膜２と、単位素子Ｂの膜１とが、
該膜１及び２に対してＡｕの如き中間層。

３を介して接合されているために、互いに分離されたも
のとなって、全ての単位素子Ａ、、Ｂ、−・・−・が独
立した素子として機能する構造となっているためである
。

したがって、この発明の接合型電圧依存性抵抗器は、す
べての単位素子に特性の良好な逆方向電圧を印加するこ
とが可能となり、電圧−電流特性、すなわち、電圧非直
線性が改善できると共に、課電劣化特性をも改善できる
効果がある。

しかも中間層としてオーミック電極を使用すれば理想的
なものを得ることができる。

【図面の簡単な説明】

第１図〜第４図はこの発明の実施例を示す図であり、第
１図は接合型電圧依存性抵抗器の断面図、第２図は電圧
を印加した図、第３図は薄膜で形成した具体例の断面図
、第４図は厚膜で形成した具体例の断面図である。 また、第５図〜第９図は従来例を示す図であり、第５図
は従来の電圧依存性抵抗器の１例を断面図として示した
ものであり、第６図は電圧を印加した図、第７図、第８
図は特性曲線を示す図、第９図は積層構造にした電圧依
存性抵抗器の断面図である。 １−・−・・・−ＺｎＯ層などの半導体薄膜または厚膜
２−・・・−ＢｉｚＯ１＋層などの薄膜または厚膜３　
・−一−−−−・中間層　　　　　４−−−−−−−　
Ａ　ｕ電極５−・−・・基板 特許出願人　　ティーデイ−ケイ株式会社代理人弁理士
　　　　山　谷　晧　榮 第１図 第２図 第９図

Claims (3)

【特許請求の範囲】
1. （１）ＺｎＯなどの半導体層と、該半導体層と電位障壁
   を形成するＢｉ＿２Ｏ＿３などの層とを接合して電圧依
   存性抵抗器の単位素子となし、この単位素子を、導電性
   の中間層を介して多層となるように接合して積層体を形
   成し、この積層体の両側に電極を設けたことを特徴とす
   る接合型電圧依存性抵抗器。
2. （２）前記導電性の中間層としてオーミック接触をなす
   ものを使用したことを特徴とする特許請求の範囲第１項
   記載の接合型電圧依存性抵抗器。
3. （３）前記電極としてオーミック電極を使用したことを
   特徴とする特許請求の範囲第１項記載の接合型電圧依存
   性抵抗器。