JPS5878401A - 電圧非直線抵抗体の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は単体のセラミック半導体素体に電圧非直線抵
抗特性を有する部分を複数個形成し大電圧非直線抵抗体
に関するものである。

電圧非直線抵抗体（以下バリスタと１へう）Ｋは。

セラミック半導体、慶とえばＺｎＯ，ＴｉｏｈＢａＴｌ
ｏｍ。

５ｒＴｉＯｇ　　＆とを主体としたものがあり、これＫ
はセラミック半導体とその表面に形成した非オーム性電
極との界面障壁層にもとづ１＾て電圧非直線抵抗特性を
神々せ九ものと、セラ書ツク半導体内部ＫＢｉｍＯｓ＊
　ＩＩ）ｔｏｓ、Ｃｏ、Ｏ，などの酸化物を拡散させ、
セラミック半導体それ自体く電圧非直線抵抗特性を神々
せ友ものがある。

このバリスタの竜圧−電流特性は一般的には次式で与え
られる。

ここで、′ｘはバリスタＫｆｆｉれる電流、Ｖはバリス
タ両端の電圧、Ｃは定数である。まえ、ａは非直線係数
であ６．ｇが大きければ大きいほど非直線性がよ−へこ
とを意味する。さらに、立ち上かに電圧を表わす九めに
、バリスタに１ｍムの定電流を流し、このときバリスタ
の両端に現われる電圧を測定し、これをバリスタ電圧と
使宜上定義しＣおく・ バリスタの使用用途の中にはバリスタ電圧の高１１もの
が要求されることがあシ、この要求に答える手段として
、バリスタの組成を変えると−へり方法・があるが、一
般的にはバリスタを複数個積み重ね、直列接続した構成
とすることが行われ”Ｃ１ｒｈる。

しかし、このような構成とするＫは多数のバリスタを用
亀＾、しかも積み重ねる工程が必要であり。

またバリスタ電圧を変えるにはその積み重ね枚数を調整
しなければならな東へなどの面倒がある。

この発明はかかる背景にもとづ（＾てなされえもので、
バリスタを・腹数個用亀＾ることなくパリス、り電圧を
高めることが可能なバリスタを提供することを目的とす
る。

すなわち、この発明の要旨とするとζろは、セラミック
半導体素体に絶□縁障壁層が形成されて複数のセラミッ
ク半導体部分に区容されてお）、前記各セラミック半導
体部分は電圧非直線抵抗特性含有するものであることを
特徴とするバリスタである。

以下、この発明を図示し九実廁岡に従って詳１に説明す
る。

第１図は仁の４１１Ｋかかるバリスタの概略断面図を示
し丸ものである。

図におｔｉｚて、１は！＋ｎＧ、テｉｏ、、Ｂａ５ｉｃ
、、８ｒＴＬＯｍ　’＆どを主成分とするセラミック半
導体素体。

２は絶縁障壁層で、セラミック半導体素体１を複数に分
割し、複数個のセラミック半導体部分１ａ。

１　ｂｅ　ｈよび１ｇＩＫ区分してＩｎる。各セラ建ツ
ク半導体Ｓ分１４，１ｍおよび１０の表面には電極３１
１５”ｔ　５ａ；４ｔｓ　４ｂ、４ｏがそれすれ形成さ
れて−る。

ここで、七うミック半導体素体１は、九とえばＺｎｏ　
　を主成分とするセラミック半導体素体１は。

Ｂｌ、Ｏ，、Ｉｂ、Ｏ，、ｃｏ、ｏ、、　Ｍ！１０．、
　ＰｂＯなどを添加してｚｎＯの結晶粒界に拡散させ、
ＫｎＯの表面ぺ、ｌ− にオーム性電極を形成し友バルクタイプからなるもの、
ある論はＸｎＯからなるセラミック半導体素体１の表面
に非オーム性電極を形成し九”界面障壁層タイプからな
るバリスタにそれでれ構成される。

この発明Ｋかかるバリスタを構成するには、第２図に示
すように、あらかじめ結晶粒界を絶縁体化処理したバル
クタイプあるいは絶縁体化処理し−（＋へなをへセラミ
ック半導体素体１を準備する１次−へで、絶縁障壁層を
形成すべき位置に対応するセラミック半導体素体１の表
面に、１ａＪ１体化物５．たとえばＢｉ、Ｏ，、Ｂ、Ｏ
□Ｐｂ０，８１０．などからなるペーストを塗布、印刷
などの手段で付与し、そののち熱処理を施して内部に拡
散させることＫより。

第１図に示し九ように絶縁障壁層２を形成する。

このとき、セラミック半導体素体１に＊または切り込み
もを形成し、絶縁体化物を付与すれば、Ｓ緻障豊層の形
成が確実かつ容易になる。さらに絶縁障壁層によシ区分
され丸缶セラミック半導体部分の表面にオーム性電極あ
る亀へは非オーム性電極を形成することによつ゛Ｃ，個
々に独立したバリスタが得られる仁とになる。

第３図はこのようＩＩＣシ’Ｃ得られ九バリスタの利用
例を示しえ概略断面図である０図示し友ものは複数に区
分して得られ九バリスタを直列に接続し。

バリスタ電圧を高める構成としえものである。このとき
、複数に区分して得られる電圧非直線特性を有するセラ
ミック半導体素体の数を増ヤせば。

その数に応じたバリスタ電圧を得ることができる。

を九全体を絶像処瑠すればバリスタ電圧をさらに上げる
ことができる。

ま九第４図はこの発明Ｋかかるバリスタの他の利用例を
示し九慨略断面図である０図示し九ものは複数に区分し
て得られた各バリスタを個々に利用することができるよ
うにしえものである。このとき１区分して得られる各バ
リスタの大きさを変化させれば、バリスタ電圧中エネル
ギー耐量の異なる種々のバリスタが得られる。

上記し九構成例はＺｎＯを−Ｌ体としたバリスタに限定
されるものてはなく、！ｌｏｇ、ＢａＴｉ０１，８ｒＴ
ｉｅ、を主体とじ九七う電ツク半導体素体を用亀へて栴
虞し九バリスタＩＩｃ　Ｏｔｒｓでも適用することがで
龜る。

またセラミック半導体素体に絶縁障壁層を形成するに当
って、上記し大実施例では絶縁体化物からなるペースト
を付与し九が、このほかスパッタ。

蒸着によ）付与してもよい、ｔた電極につ１＾ても焼付
は処理、スパッタ、Ｍ着などの手段で形成してもよい。

以上この発明Ｋかかるバリスタによれば、一枚のセラミ
ック半導体素体から複数のバリスタを得ることができ、
側々に独立したバリスタを構成することができる。１＋
絶縁障壁層によって区分されな各バリスタの大急さを変
える仁とによって。

種々異なり九特性を有するバリスタが得られる。

また個々に独立し九バリスタを直列接続することによつ
゛［バリスタ電圧を高め、高電圧用としＣ適し丸ものを
提供することができる。

【図面の簡単な説明】

第１図はこの１ｉ！ｉ明にかかる電圧非直線抵抗体の一
例を示す概略断面図、嬉セ図はこの発明Ｋかかる電圧非
直線抵抗体４１１１造する１橿の一部をｉｌ！明する丸
めの概略断面図、第３図、第４図はそれぞれこの発明Ｋ
かかる電圧非直線抵抗体の使用例を示す概略断面図であ
る。 １・・・・・・セラミック半導体素体、２・・・・・・
絶縁障壁層、３亀、３ｂ、３ｃｍ；４ａ、４ｂ、４Ｇ・
・・・・・電極。 特許出願人 株式会社村田製作所

Claims (1)

1. 【特許請求の範囲】 （１）セラミック半導体素体ＫＭ緻障一層が形成されて
   複数のセラミック半導体部分に区分されてか）、前記各
   七う電ツク半導体部分は電圧非直線抵抗特性を有するも
   のであることを善゛黴とする電圧非直線抵抗体。 （飾　電圧非直線抵抗特性を有する七ランツク半導体部
   分は、セラミック半導体部分それ自体が電圧非直線抵抗
   特性を有するものである特許請求の範囲第（１）項記載
   の電圧非直線抵抗体。 （３）　　電圧非直線抵抗特性を有するセラミック半導
   体部分は、セラミック半導体部分とこのセラミック半導
   体部分の表面に形成し大電極間との界面障壁層にもとづ
   く電圧非直線抵抗＊＊を有するものである特許−求０［
   ［第（０項記載の電圧非直線ＩＩｋ抗体。